锆石 A4】2输入与非门程序设计

suoma

接上一篇帖子
锆石 A4 FPGA开发板-【锆石 A4】2选1数据选择器设计-爱板网论坛 - 电子工程师学习交流园地 https://www.cirmall.com/bbs/thread-48877-1-1.html
之前通过原理图完成2输入与非门设计，下面直接使用Verilog语言完成设计。
接下来开始第一个实例，新建工程，选择目录，器件，“finish”完成。使用Verilog设计文件，file下新建Verilog设计文件，程序编辑如下

编译通过，分析综合，有一个逻辑单元，3个管脚

新建波形文件，设置激励输入信号

功能仿真和时序仿真，不知道为什么时序仿真我这边出来无延迟

引脚分配

原理图设计见
锆石 A4 FPGA开发板-锆石 A4】2输入与非门设计-爱板网论坛 - 电子工程师学习交流园地 https://www.cirmall.com/bbs/thread-48849-1-1.html