【小脚丫Step FPGA】FPGA学习记录（2）----微风细雨

chy520cvv

说话算数，这一节讲解按键消抖。先百度百科一下“按键消抖”。
常用的按键开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动，为了消除这种抖动带来的不良影响就必须进行按键消抖。
先科普一下按键的抖动时间。抖动时间的长短由按键的机械特性决定，一般为5ms～10ms。按键稳定闭合时间的长短则是由操作人员的按键动作决定的，一般为零点几秒至数秒。键抖动会引起一次按键被误读多次。为确保CPU对键的一次闭合仅作一次处理，必须去除键抖动。在键闭合稳定时读取键的状态，并且必须判别到键释放稳定后再作处理。

消抖是为了避免在按键按下或是抬起时电平剧烈抖动带来的影响。按键的消抖，可用硬件或软件两种方法。
在按键数量较少的情况下，可以采用硬件消抖。盗图一张：

但一般而言，为了简化电路，在含有控制器的电路中，绝大多数工程师都会选择软件消抖。软件消抖，即检测出键闭合后执行一个延时程序，5ms～10ms的延时，让前沿抖动消失后再一次检测键的状态，如果仍保持闭合状态电平，则确认为真正有键按下。当检测到按键释放后，也要给5ms～10ms的延时，待后沿抖动消失后才能转入该键的处理程序。
一般来说，软件消抖的方法是不断检测按键值，直到按键值稳定。实现方法：假设未按键时输入1，按键后输入为0，抖动时不定。可以做以下检测：检测到按键输入为0之后，延时5ms～10ms，再次检测，如果按键还为0，那么就认为有按键输入。延时的5ms～10ms恰好避开了抖动期。

下面开始本人创作了。。。。
查看了不少人的FPGA实现的按键消抖，发现大多数选择定时采样，将多次采样值进行逻辑运算，进而获知按键是否按下。
例如百科中所提到的Verilog实现代码：

1.        assign key_done = (dout1 | dout2 | dout3); //按键消抖输出
   
2. 　　always @(posedge count[17])
   
3. 　　begin
   
4. 　　dout1 <= key_in;
   
5. 　　dout2 <= dout1;
   
6. 　　dout3 <= dout2;
   
7. 　　end
   
8. 　　always @(negedge key_done[0])
   
9. 　　begin
   
10. 　　keyen = ~keyen; //将琴键开关转换为乒乓开关
    
11. 　　end

复制代码

程序解释如下：
程序中所用的方法是不断检测按键值。每当Count[17]上升沿到来，就进行检测输入信号。其中dout1，dout2，dout3分别为当前、上个Count[17]上升沿、上上个Count[17]上升沿输入数值。正常情况下为1，假如连续三次为0，三个信号作或运算，使得key_done信号为0，出现下降沿，这样就认为是有按键。
点评如下：
首先，这种直接将信号作为触发信号的形式是不可取的，应选择相同时钟，对信号进行判断执行。其次，这个采样方式只是将三次采样值进行逻辑操作，并没有实现按键消抖原理中所说的，检测出键闭合后执行一个延时程序，让前沿抖动消失后再一次检测键的状态。当然这样也有可取之处，代码精简，容易实现。在资源有限的情况下，可以使用。
本人严格按照按键消抖原理，利用有限状态机（FSM）进行设计，实现了带上下拉参数的按键消抖模块。

现源码奉上： Debounce.zip (193.87 KB, 下载次数: 22)

2015-10-23 12:24 上传

点击文件名下载附件

利用Analog Discovery进行检测，可以看出在检测到第一个上升沿后，延时20ms，再次检测按键值，确定按键按下后输出按键值。测试结果如下：

halo501

楼至确实说话算数，讲的很细致

chy520cvv

halo501 发表于 2015-10-28 14:55
楼至确实说话算数，讲的很细致

谢谢，希望继续关注