【小脚丫Step FPGA】 创建新工程----微风细雨

chy520cvv

假期回来，终于开始FPGA开发之路。
本文是简单的一个与门实验：
首先创建新工程：
1、在Diamond软件面板上，选择File>New>Project，进行新工程创建。

2、创建新工程，点击Next，开始工程设置。

3、设置工程名称和工程所在路径，此处要注意：工程路径必须创建并选择工程文件夹，否则所有相关文件均会在上一层目录中。如本例，若路径仅选择E:/Step_FPGA，则And_Gate工程所有文件均保存在Step_FPGA中。完成设置后点击Next。

4、添加相关设计文件或约束文件。有必要提醒：务必勾选Copy source to implementation directory，否则会影响原文件。若无需添加则直接Next。

5、器件选择：LCMXO2-1200HC-4MG132C。。务必按照下图所示选择。完成设置后点击Next。

6、综合工具选择，可以选择第三方综合工具，但本人一般使用原厂综合工具，故默认设置。直接Next。

7、当看到下图，说明工程创建已经完成。点击Finish就OK了。

添加设计文件：
1、在Diamond软件面板上，选择File>New>File，进行新文件创建。

2、在文件创建界面，选择合适的文件类型。本文添加Verilog HDL设计文件。选好类型，设置文件名称。点击Yes，完成创建。

3、在新创建的Verilog文件中进行Verilog HDL代码编写。编写完成后，保存。IDE自动将模块更新到左侧Hierarchy(层次)窗口。

代码如下：

1. module and_gate(
   
2.          input wire a,b,
   
3.          output wire c
   
4. );
   
5. 
   
6.         and(c,a,b);
   
7.         
   
8. endmodule

复制代码

4、编写好代码，需要进行验证。在IDE左侧，选择Process。双击Synthesis Design，对设计进行综合。

若设计没有问题，在选项前面会有绿色的对号。。。若出错都是红色的叉叉。。。还不知道如果是警告会是什么符号，黄色的叹号？

管脚分配：
1、在工具栏中选择第三行第一个图标，点击即可进入管脚分配界面。

2、默认管脚设置如下：

3、本设计需要的约束如下。a---gpio1,b----gpio2,c----led1。完成设置后，Ctrl+S保存设置。

生成编译文件与下载：
1、由于本设计极其简单，故没有将仿真、布局、布线、生成编译文件一步一步介绍给大家。在此，想告诉大家，若设计简单可直接生成编译文件。IDE可自动执行布局布线等工作。前提是要勾选上所有的选项，如下图：

2、编译文件成功，则Process窗口显示如下：

3、完成编译后，则可以将编译文件下载到板卡上测试了。选择工具栏第三行 图标。

4、在进入FPGA编程前，IDE会检测调试工具，如下图。调试工具正确安装驱动后，会自动识别，因此选择默认即可。

5、进入编程下载界面后，点击界面中 图标。

6、如果出现如下错误提示，不要惊慌。请看下一步。若没有，则稍等片刻即可完成下载。

7、双击device栏中的器件，从下拉菜单中重新选择LCMXO2-1200HC，在重新点击下载按钮 。

8、下载完成后，界面显示PASS。


至此，新工程从创建到综合实现，再到编译下载都已完成。

接下来就是板级验证了，由于小脚丫，是精简FPGA板卡，所有外设需要自行连接。
如下图，我将GPIO1，GPIO2用杜邦线连接到3.3V，则LED1熄灭。

若将GPIO2连接至GND，则LED1点亮，如下图。

liunian__92

不错，，，，，，，，，，，，，，，，，，，，

小菜儿

非常好的教程！！！

chy520cvv

小菜儿 发表于 2015-10-8 15:46
非常好的教程！！！

谢谢！！！！！

chy520cvv

liunian__92 发表于 2015-10-8 15:18
不错，，，，，，，，，，，，，，，，，，，，

penggaoxue1991

够详细。好！！！

chy520cvv

penggaoxue1991 发表于 2015-10-9 12:02
够详细。好！！！

谢谢，会继续更新的

一蓑烟雨zsy

感谢感谢，非常好。

chy520cvv

一蓑烟雨zsy 发表于 2015-10-13 20:36
感谢感谢，非常好。

谢谢支持！！！会继续更新的

小鸟_愤怒

赞！，比lattice官方的还详细，还是中文的