LDO线性稳压器设计报告

caroline11

本文设计了一种 LDO 低压降线性稳压器，本设计基于 0.18μA CMOS 工艺，介绍了 LDO 各子模块的结构以及设计思路，其中最为详细的介绍了 LDO 中基准源以及环路稳定性补偿模块的设计，并给出了详细的设计思路与设计结果。借助设计软件 HSPICE 对各模块电路结构进行了模拟仿真，通过仿真结果，我们所设计的各子模块电路的电特性参数均达到或优于设计所需指标，尤其是基准源的 PSRR 高达110dB@1MHz。