查看: 474|回复: 0
打印 上一主题 下一主题

[经验] 基于Verilog_AMS的VCO噪声建模

[复制链接]

该用户从未签到

跳转到指定楼层
楼主
发表于 2022-10-24 10:06:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
分享到:
摘 要 :压控振荡器(VCO) 是锁相环 ( PLL) 的关键部件 ,目前多数研究都着重于 VCO 的电路级设计。采用 Verilog2 AMS 语言对 VCO 进行行为建模 ,同时加入噪声模型 ,行为级设计中体现噪声。对比有噪声和无噪声的 VCO 行为模型 ,利用 Cadence Spectre 仿真引擎对 2 个模型进行了验证 ,将内嵌 VCO 行为模型的 PLL 系统与电路级 PLL 系统做了对比分析 ,结论为添加噪声的 VCO 行为模型更准确 ,更接近晶体管级电路 ,对仿真的速度与精度做了较好的折中。

基于Verilog_AMS的VCO噪声建模[1].pdf

435.08 KB, 下载次数: 0

回复

举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 3/5 下一条

【预约|参会享"豪"礼】2025慕尼黑上海设备展
“2025慕尼黑上海电子生产设备展”将于2025年03月26-28日上海新国际博览中心开幕诚邀您的光临!

查看 »



手机版|小黑屋|与非网

GMT+8, 2025-5-6 06:05 , Processed in 0.162891 second(s), 33 queries .

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.5

Copyright © 2001-2024, Tencent Cloud.