亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

慕尼黑华南电子展(2024-9-20)
瑞萨电子边缘AI 技术研讨会(2024-9-20)
德州仪器嵌入式技术创新发展研讨会(2024-9-20)
【预约|参会有礼】Silicon Labs Works With大会（上海站）(2024-9-10)
开发板免费试用，三大热门领域，等你来约~(2024-8-30)
【白皮书】集成降压-升压和场效应晶体管的车规级单端口 USB PD 控制器(2024-7-11)

与非网论坛»论坛首页 › 电子设计 › FPGA/DSP › 一个有符号的16位乘法器的verilog代码

发新帖

查看: 1133|回复: 0

一个有符号的16位乘法器的verilog代码

该用户从未签到

发表于 2021-11-25 11:35:31 | 显示全部楼层 |阅读模式

分享到：

这是一个有符号的16位乘法器的设计，包含详细的设计报告和全部的verilog代码。乘法器采用booth编码，4-2压缩，超前进位结构。。。。。注：自己写的代码，非网上抄袭！

eetop.cn_16bits_multiplier.rar

585.91 KB, 下载次数: 7

下载资料失效了？点击此处告知管理员 > >

回复

使用道具举报

发新帖

站长推荐 /4

手机版|小黑屋|与非网

GMT+8, 2024-9-21 13:55 , Processed in 0.113861 second(s), 16 queries , MemCache On.

ICP经营许可证苏B2-20140176 苏ICP备14012660号-2 苏州灵动帧格网络科技有限公司版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.

快速回复 返回顶部 返回列表