查看: 1284|回复: 0

一个有符号的16位乘法器的verilog代码

[复制链接]

该用户从未签到

发表于 2021-11-25 11:35:31 | 显示全部楼层 |阅读模式
分享到:
这是一个有符号的16位乘法器的设计,包含详细的设计报告和全部的verilog代码。乘法器采用booth编码,4-2压缩,超前进位结构。。。。。注:自己写的代码,非网上抄袭!

eetop.cn_16bits_multiplier.rar

585.91 KB, 下载次数: 8

回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /5 下一条



手机版|小黑屋|与非网

GMT+8, 2024-12-24 07:41 , Processed in 0.131102 second(s), 16 queries , MemCache On.

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.