查看: 2043|回复: 0

自动生成CRC功能的Verilog源码

[复制链接]

该用户从未签到

发表于 2021-11-23 12:17:23 | 显示全部楼层 |阅读模式
分享到:
自己在做PHY接口的设计时,FCS(Frame Check Sequence)模块需要一个8-bit输入的CRC校验,努力google,终于找到一个现成的。Perl脚本,自动生成源码,可调整输入位宽,多项式系数。很方便,如果你恰好需要

eetop.cn_Perl_for_CRC.rar

87.62 KB, 下载次数: 10

回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /2 下一条



手机版|小黑屋|与非网

GMT+8, 2024-12-24 21:58 , Processed in 0.109380 second(s), 17 queries , MemCache On.

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.