亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

慕尼黑华南电子展(2024-9-20)
瑞萨电子边缘AI 技术研讨会(2024-9-20)
德州仪器嵌入式技术创新发展研讨会(2024-9-20)
【预约|参会有礼】Silicon Labs Works With大会（上海站）(2024-9-10)
开发板免费试用，三大热门领域，等你来约~(2024-8-30)
【白皮书】集成降压-升压和场效应晶体管的车规级单端口 USB PD 控制器(2024-7-11)

查看: 490|回复: 0

PLL模型（包括doc,.v.vhd.lef.lib.testbench）

该用户从未签到

发表于 2021-11-23 10:24:31 | 显示全部楼层 |阅读模式

分享到：

ParthusCeva 的基于TSMC0.18um的 PLL 模型
包括行为级模型的verilog和Vhdl代码及tesebench
还有后端所需要的lib，lef。
包含datasheet。

109.26 KB, 下载次数: 1

站长推荐 /4

GMT+8, 2024-9-21 17:32 , Processed in 0.114485 second(s), 17 queries , MemCache On.

苏公网安备 32059002001037号

快速回复 返回顶部 返回列表