亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

慕尼黑华南电子展(2024-9-20)
瑞萨电子边缘AI 技术研讨会(2024-9-20)
德州仪器嵌入式技术创新发展研讨会(2024-9-20)
【预约|参会有礼】Silicon Labs Works With大会（上海站）(2024-9-10)
开发板免费试用，三大热门领域，等你来约~(2024-8-30)
【白皮书】集成降压-升压和场效应晶体管的车规级单端口 USB PD 控制器(2024-7-11)

与非网论坛»论坛首页 › 电子设计 › FPGA/DSP › 暴多的verilog设计实例，均有原代码！！

返回列表

查看: 510|回复: 0

暴多的verilog设计实例，均有原代码！！

[复制链接]

zhang1998

该用户从未签到

发表于 2021-11-22 15:23:44 | 显示全部楼层 |阅读模式

分享到：

实例分为两部分，第1部分连续输入数据处理的电路设计是我们的课程设计，有详细的设计过程（分析过程，数据流图，以及状态机，源代码仿真和综合电路图），另一个是老师给的例题，有100多个例子吧，不过只有源代码和题目。希望能给大家做一个参考！！

总的来讲连续输入数据处理的电路设计设计不是很难，有兴趣的朋友还可以对这个设计做一些改进！！

eetop.cn_verilog设计.rar

347.24 KB, 下载次数: 10

下载资料失效了？点击此处告知管理员 > >

使用道具举报

返回列表

关闭

站长推荐 /4

手机版|小黑屋|与非网

GMT+8, 2024-9-21 17:32 , Processed in 0.118632 second(s), 16 queries , MemCache On.

苏公网安备 32059002001037号

快速回复 返回顶部 返回列表