亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

慕尼黑华南电子展(2024-9-20)
瑞萨电子边缘AI 技术研讨会(2024-9-20)
德州仪器嵌入式技术创新发展研讨会(2024-9-20)
【预约|参会有礼】Silicon Labs Works With大会（上海站）(2024-9-10)
开发板免费试用，三大热门领域，等你来约~(2024-8-30)
【白皮书】集成降压-升压和场效应晶体管的车规级单端口 USB PD 控制器(2024-7-11)

与非网论坛»论坛首页 › 电子设计 › FPGA/DSP › SD 卡host controller IP core Verilog 代码（包含仿真 ...

返回列表

查看: 1873|回复: 0

SD 卡host controller IP core Verilog 代码（包含仿真平台）

[复制链接]

zhang1998

该用户从未签到

发表于 2021-11-22 10:39:48 | 显示全部楼层 |阅读模式

分享到：

近来做SD卡的FPGA主控设计，找了一天才从lattice网站上下载带一个比较不错地参考设计，完整的一个IP核，此核是lattice公开的，看里面代码，源头也是从opencore上面下载的。因此，大家如有需要可放心使用，进行参考。里面有一个sdmodel.v，是SD卡的仿真模型，对我用处比较大。拿来给大家共享，免得在网上花太多时间搜索。下一贴，附上SD卡协议2.0的简化版中文资料

eetop.cn_RD1088_rev01.2.zip

1.34 MB, 下载次数: 11

下载资料失效了？点击此处告知管理员 > >

使用道具举报

返回列表

关闭

站长推荐 /4

手机版|小黑屋|与非网

GMT+8, 2024-9-21 19:32 , Processed in 0.120978 second(s), 16 queries , MemCache On.

苏公网安备 32059002001037号

快速回复 返回顶部 返回列表