亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

【重磅新品】Telink-泰凌微电子 TL7218X开发套件免费试用(2024-12-19)
TI模拟器件放映院，参与影评赢好礼(2024-10-28)
【白皮书】集成降压-升压和场效应晶体管的车规级单端口 USB PD 控制器(2024-7-11)

与非网论坛»论坛首页 › 电子设计 › FPGA/DSP › 可综合I2C从机verilog模型

返回列表

查看: 362|回复: 0

可综合I2C从机verilog模型

[复制链接]

zhang1998

该用户从未签到

发表于 2021-11-19 11:44:02 | 显示全部楼层 |阅读模式

分享到：

可综合I2C从机模型，代码精炼，满足7bit寻址I2C协议不同的测试平台需要注意双向口的设置
附件为ISE 14.7下single device测试，SDA采用I/O，cadence下加上拉电阻，SDA变更为标准IO
唯一缺点：主机读完数据后必须发送高电平（No ACK）以结束进程，否则总线会被一直拉低直到RST信号改变，大家也可以提提意见如何修改在读完后主机发送低电平（ACK）时也能正常退出以提高抗干扰能力

eetop.cn_i2c.rar (5.19 KB, 下载次数: 0)

下载资料失效了？点击此处告知管理员 > >

使用道具举报

返回列表

关闭

站长推荐 /2

手机版|小黑屋|与非网

GMT+8, 2024-12-25 21:44 , Processed in 0.120525 second(s), 17 queries , MemCache On.

苏公网安备 32059002001037号

快速回复 返回顶部 返回列表