亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

【重磅新品】Telink-泰凌微电子 TL7218X开发套件免费试用(2024-12-19)
TI模拟器件放映院，参与影评赢好礼(2024-10-28)
【白皮书】集成降压-升压和场效应晶体管的车规级单端口 USB PD 控制器(2024-7-11)

与非网论坛»论坛首页 › 电子设计 › FPGA/DSP › 【时序约束资料包】培训课程Timing VIVADO

返回列表

查看: 622|回复: 0

【时序约束资料包】培训课程Timing VIVADO

[复制链接]

zhang1998

该用户从未签到

发表于 2021-11-18 11:32:39 | 显示全部楼层 |阅读模式

分享到：

时序就是一种关系，这种关系的基本概念有哪些？

这种关系需要约束吗？

各自的详细情况有哪些？

约束的方法有哪些？

这些约束可分为几大类？

这种关系仅仅通过约束来维持吗？

1、Vivado基本操作流程

2、时序基本概念

3、时序基本约束和流程

4、Baselining时序约束

5、CDC时序约束

6、I/O时序

7、例外时序约束

8、时序收敛优化技术