C6000 DSP 架构

sick

高性能的C6000 DSP 架构
8个并行的功能单元，2组寄存器，分离的程序和数据存储；256bit取指包，能一次取指8个32bit的指令；2路64bit的数据加载/存储。这些都指向一个核心——并行处理。

6000流水线
一个指令操作的完成实际上要经历取指、译码、执行三个阶段的多个过程才能实现，TI提供软件流水编排来让多个“工种”同时对多个操作进行流水式的处理，大大提高了运算的吞吐能力。

C64x+, C674x和 C66x系列内核还增加了软件流水循环缓存（SPLOOP buffer）单元，使得软件流水能更快速地加载数据，并可以被暂时打断。