不可不知的PCB布局陷阱 2

caroline11

引线长度
Maxim ISM-RF产品的数据资料往往建议使用尽可能短的高频输入、输出引线，从而将损耗和辐射降至最小。另一方面，这种损耗通常是由于非理想寄生参数引起的， 所以寄生电感和电容都会影响电路布局，使用尽可能短的引线有助于降低寄生参数。通常情况下，10 mil宽、距离地层0.0625in的PCB引线，如果采用的是FR4电路板，则产生大约19nH/in的电感和大约1pF/in的分布电容。对于具有 20nH电感、3pF电容的LAN/混频器电路，电路、元器件布局非常紧凑时，会对有效元件值造成很大影响。

“Institute for Printed Circuits”中的IPC-D-317A4提供了一个行业标准方程，用于估算微带线PCB的各种阻抗参数。该文件在2003年被IPC-2251取代 5，后者为各种PCB引线提供更准确的计算方法。可以通过各种渠道获得在线计算器，其中大多数都基于IPC-2251提供的方程式。密苏里理工大学的电磁 兼容性实验室提供了一个非常实用的PCB引线阻抗计算方法6。

公认的计算微带线阻抗的标准是：
式中，εr为电介质的介电常数，h为引线距离地层的高度，w为引线宽度，t为引线厚度（图7）。w/h介于0.1至2.0、εr介于1至15之间时，该公式的计算结果相当准确7。

为评估引线长度的影响，确定引线寄生参数对理想电路的去谐效应更实用。本例中，我们讨论杂散电容和电感。用于微带线的特征电容标准方程为：
同理，可利用上述方程从方程式中计算得到特征电感：

举例说明，假设PCB厚度为0.0625in （h = 62.5 mil），1盎司覆铜引线（t = 1.35 mil），宽度为0.01in （w = 10 mil），采用FR-4电路板。注意，FR-4的εr典型值为4.35法拉/米（F/m），但范围可从4.0F/m至4.7F/m。本例计算得到的特征值 为Z0 = 134Ω，C0 = 1.04pF/in，L0 = 18.7nH/in。
对于ISM-RF设计中，电路板上布局长度为12.7mm （0.5in）的引线，可产生大约0.5pF和9.3nH的寄生参数（图8）。这一等级的寄生参数对于接收器谐振槽路的影响（LC乘积的变化），可能产生 315MHz ±2%或433.92MHz ±3.5%的变化。由于引线寄生效应所产生的附加电容和电感，使得315MHz振荡频率的峰值达到312.17MHz，433.92MHz振荡频率的峰值 达到426.61MHz。

另外一个例子是Maxim的超外差接收机（MAX7042）的谐振槽路，推荐使用的元件在315MHz时为1.2pF和30nH；433.92MHz时为0pF和16nH。利用方程计算谐振电路振荡频率：

评估板谐振电路应包括封装和布局的寄生效应，计算315MHz谐振频率时，寄生参数分别为7.3pF和7.5pF。注意，LC乘积表现为集总电容。

综上所述，布板须遵循以下原则：
保持引线长度尽可能短。
关键电路尽量靠近器件放置。
根据实际布局寄生效应对关键元件进行补偿。

接地与填充处理
接地或电源层定义了一个公共参考电压，通过低阻通路为系统的所有部件供电。按照这种方式均衡所有电场，产生良好的屏蔽机制。

直流电流总是倾向于沿着低阻通路流通。同理，高频电流也是优先流过最低电阻的通路。所以，对于地层上方的标准PCB微带线，返回电流试图流入引线正下方的接地区域。按照上述引线耦合部分所述，割断的接地区域会引入各种噪声，进而通过磁场耦合或汇聚电流而增大串扰（图9）。

填充地也称为保护线，通常将其用于电路中很难铺设连续接地区域或需要屏蔽敏感电路的设计（图10）。通过在引线两端，或者是沿线放置接地过孔（即过孔阵列），增大屏蔽效应8。请不要将保护线与设计用来提供返回电流通路的引线相混合，这样的布局会引入串扰。

覆铜区域不接地（浮空）或仅在一端接地时，会制约其有效性。有些情况下，它会形成寄生电容，改变周围布线的阻抗或在电路之间产生“潜在”通 路，从而造成不利影响。简而言之，如果在电路板上铺设了一块覆铜（非电路信号走线），来确保一致的电镀厚度。覆铜区域应避免浮空，因为它们会影响电路设 计。

最后，确保考虑天线附近任何接地区域的影响。任何单极天线都将接地区域、走线和过孔作为系统均衡的一部分，非理想均衡布线会影响天线的辐射效率和方向（辐射模板）。因此，不应将接地区域直接放置在单极PCB引线天线的下方。

综上所述，应该遵循以下原则：
尽量提供连续、低阻的接地区域。
填充线的两端接地，并尽量采用过孔阵列。
RF电路附近不要将覆铜线浮空，RF电路周围不要铺设铜皮。
如果电路板包括多个地层，信号线从一侧过度另一侧时，最好铺设一个接地过孔。

晶体电容过大
寄生电容会使晶振的工作频率偏离目标值9。因此，须遵循一些常规准则，降低晶体引脚、焊盘、走线或与RF器件连接的杂散电容。

应遵循以下原则：
晶体与RF器件之间的连线尽可能短。
相互之间的走线尽可能保持隔离。
如果并联寄生电容太大，则去除晶体下方的接地区域。

平面走线电感
不建议使用平面走线或PCB螺旋电感，典型PCB制造工艺具有一定的不精确性，例如宽度、空间容差，从而对元件值精度影响非常大。因此，大 多数受控和高Q值电感均为绕线式。其次，可以选择多层陶瓷电感，多层片式电容厂商也提供这种产品。尽管如此，有些设计者还是在不得已的情况下选择了螺线电 感。计算平面螺旋电感的标准公式通常采用惠勒公式10：

式中，a为线圈的平均半径，单位为英寸；n为匝数；c为线圈磁芯的宽度（rOUTER - rINNER），单位为英寸。当线圈的c 》 0.2a时11，该计算方法的精度在5%之内。

可以使用方形、六角形或其它形状的单层螺旋电感。可以找到非常好的近似方法，对集成电路晶圆上的平面电感进行建模。为了达到这一目的，对标准惠勒公式进行修改，得到非常适合小尺寸及方形规格的平面电感估算方法12。


式中，ρ为充填比：   ；n为匝数，dAVG为平均直径：   。对于方形螺旋，K1 = 2.36，K2 = 2.75。13
避免使用这种电感的原因有很多，它们通常受空间限制而导致电感值减小。避免使用平面电感的主要原因是受限制的几何尺寸，以及对临界尺寸的控 制较差，从而无法预测电感值。此外，PCB生产过程中很难控制实际电感值，电感还会将噪声耦合到电路的其它部分的趋向（参见上文中的引线耦合部分）。

总而言之，应该：
避免使用平面走线电感。
尽量使用绕线片式电感。

总结
如上所述，几种常见的PCB布局陷阱会造成ISM-RF设计问题。然而，注意电路的非理想特性，您完全可避免这些缺陷。补偿这些不希望的影 响需要适当处理表面上无关紧要的事项，例如元件方向、走线长度、过孔布置，以及接地区域的用法。遵守以上的指导原则，您可明显节省浪费在修正错误方面的时间和金钱。