芯片电源管脚去耦电容与过孔位置的影响研究

caroline11

1、  论题：
PCB设计时，芯片的电源管脚通常需要添加0.1uF去耦电容，去耦电容放在管脚附近，在附近打一个过孔至电源层，将电源引入芯片。经常考虑的一个问题是，PCB表层走线时电源走线有两种情况1）过孔->去耦电容->芯片管脚；2）去耦电容->过孔->芯片管脚；
按照原理分析，这两种情况那种更好呢？下面对此论题进行研究。

2、  建立模型
按照实际布线情况，具体布线数据按照以下设置：

PCB第二层为GND，距离TOP层的层叠厚度9mil；则：TOP层1mm长度20mil宽度的导线电感为L=0.57nF，电容太小忽略不计。
过孔孔径12mil、焊盘直径为20mil，反焊盘设定为40mil，介电常数4.5，板厚1.6mm，则此通孔过孔电感Lvia=1.35nH、电感两侧的电容Cvia各为0.2pF。

对于芯片引脚，设定为SOC表贴焊脚，则每50mil引脚长度，其电感约1nH。本设计芯片引脚就设定为50mil（1.1mm）。

3、模型

4、结果

5、结果分析
在同一频点上，对于1M之内的工作噪声，两种布线结构无任何差别；

超过1M的工作噪声，红色曲线（先过孔后电容）效果较好，效果差为15mV/100mA=0.15mV/mA（对于模拟芯片，例如低带宽运放等，其工作电流本身变化很小，其差异也就很小）；

但红色曲线（先过孔后电容），在10M~100M范围内，存在一个谐振点，但对于低工作电流变化的芯片，其影响同样很小。

1）  低工作电流变化的芯片，两种结构基本无差异；
2）  高工作电流变化的芯片（例如数字开关芯片，开关瞬间电流变化很大），则建议使用“先过孔后电容”的结构，当然特别考虑是否会落在谐振点上，布线时避开此点。