三星宣布新型32nm存储计划

斯嘉丽

三星公司研究员宣称：在32nm制造工艺主宰时代，未来的存储器都将变成三维的。大多数的存储单元还是没有在存储容量上取得巨大突破，唯一扩大容量的方法就是通过硅表面建立。

在9月12日慕尼黑ESSDERC会议上，三星nano-CMOS研究计划副主席Donggun Park介绍了公司在DRAM、闪存、相变及铁电存储器领域展开的工作。他说，随着工艺的升级DRAM将会首先采用3D构架，此外，为了在体积减少与容量扩大之间保持平衡，公司开始尝试其他越来越复杂的形状，例如圆柱形。

“我们修改了之前电容中空、填充介质的简单结构，而是变成内外两个圆柱体，但是由于新形式空洞太深，我们的电容失败了”。新型电容采用硅氮化合物作为作为薄而高能的绝缘墙、氧化锆作为电解质。

 

Park说，在32nm工艺中，晶体管中的DRAM很可能要采用FinFET垂直插板栅门构架进行缩减。

 

然而，在非易失性存储器中需要使用更多的基本构架，特别是与非闪存，甚至是单元之间的浅沟槽隔离、冲突都是问题。

 

“当闪存体积缩小后，栅门之间的距离就会很低，所以，他们之间不可避免的存在干扰”，park说。“我们也尝试调整隧道氧化层比例及减少存储原件数目，但是32nm看起来已经是极限了”。

 

采用类似FinFET晶体管对于解决这个问题比较有效，到时，超过32nm,更进一步的平板缩放又成了问题。Park说，“超过30nm，我们就需要3D堆栈了”，并且试验表明采用2层堆栈上下层的反应并没有什么问题。

 

“采用平板缩放，128Gb就成了不能突破的上限。如果增加8个层，在32nm技术上我们就能达到1Tb”，park说，但是成本又成了问题，经过研究，让层数保持在相应的数目，价钱、容量到都是可以接受的。例如4层。“我们需要在构架成本和Nand闪存价格之间找到一个平衡点”。

 

此外，由于相同的缩放问题，相变存储在32nm工艺之后也会逐渐采用3D构建。