FPGA设计规范总结经典

bingjingjie

<strong>FPGA设计规范总结经典

 
 
 

设计规范很重要，特别是对于大的设计（无论软件还是硬件），不按规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话。过了一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘记了，更不要说检错了；如果一个项目做了一半一个人走了，接班的估计得从头开始设计；如果需要在原来的版本基础上增加新功能，很可能也得从头来过，很难做到设计的可重用性。

 

逻辑设计方面的规范：

 

1、设计必须文档化。要将设计思路，详细实现等写入文档，然后经过严格评审通过，后才能进行下一步的工作。这样做乍看起来很花时间，但是从整个项目过程来看绝对要比一上来就写代码要节约时间，且这种做法可以使项目处于可控、可实现状态。

 

注：这一步对设计者的设计水平要求很高，可以看情况一步一步实现。

 

2、代码设计规范：

 

   1) 设计参数化。比如要设计一个8位的计数器，写样去写：

`define DATA_WIDTH   4’h8

module counter(clock,

             aclr,

             sclr,

            q

             );

input         clock;

input         aclr;

input         sclr;

output [DATA_WIDTH – 1 : 0]   q;

//port signal description

wire         clock;

wire         aclr;

wire         sclr;

wire [DATA_WIDTH – 1 : 0]   q;

//internal signal description

reg [DATA_WIDTH - 1 : 0]   q0;   

assign q = q0;

always @(posedge clock or posedge aclr)

if(aclr)

<font face="Times New Roman">    q0

luckydog_frank

好东西，就得这样干

zjquan

hao

dlb05061131

好像还缺乏好多东西，最好能发个完整版的，加油。

elephantsun

可以学习一下，温故知新

jsongyan

学习一下，

shu081

太谢谢了哦！ 呵呵

beetle333

好东西，谢谢！！！！！！！！！！！