基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真

wswnihao

来源:电子工程世界   
 
摘要：信号完整性问题已成为当今高速PCB设计的一大挑战，传统的设计方法无法实现较高的一次设计成功率，急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法，并基于IBIS模型，采用Ca-dence_Allegro软件的Specctraquest和Sigxp组件工具对设计的高速14位ADC／DAC应用系统实例进行了SI仿真与分析，验证了常见SI问题解决方法的正确性。
 
关键词：高速PCB设计；信号完整性；反射；串扰；时序；SI分析及仿真
 
引言
   
随着半导体工艺的迅猛发展以及人们对信息高速化、宽带化的需求，高速PCB设计已经成为电子产品研制的一个重要环节，信号完整性(Signal Integrity，SI)问题(包括反射、串扰、定时等)也逐渐发展成为高速PCB设计中难以避免的难题，若不能较好地解决信号完整性设计问题，将有可能造成高速PCB设计的致命错误，浪费财力物力，延长开发周期，降低生产效率。
   
当今较主流的高速PCB设计基于SI仿真，在设计过程中融入SI分析与仿真指导设计优化，能较好地解决SI问题，产品首次成功率较传统设计方法显著提高。目前主流的高速PCB设计EDA工具如Mentor公司的PADS，Cadence公司的Allegro SPB系列都支持SI仿真，且功能强大，为基于SI的高速PCB设计提供了有利条件。对于高速PCB设计者来说，熟悉SI问题的基础理论知识，熟练掌握SI分析及仿真方法，灵活设计信号完整性问题的解决方案具有非常重要的意义。
   
本文主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法，并基于IBIS模型，采用Cadence_Allegro软件的Specc-traquest和Sigxp组件工具对设计的高速14位ADC／DAC应用系统实例进行了SI仿真与分析，验证了常见SI问题解决方法的正确性。

1 常见信号完整性问题及解决方法
 1．1 常见信号完整性问题
   信号完整性(Signal Integrity)是指信号未受到损伤的一种状态，它表示信号质量和信号传输后仍保持正确的功能特性。从广义上讲，是指高速产品中由互连引起的所有问题，通过时序、噪声、电磁干扰(ENI)3种形式影响高速信号的质量，常见的SI问题包括反射、串扰、延迟、振铃、地弹、开关噪声、电源反弹、衰减等，解决信号完整性问题的关键在于对互连线阻抗的认识，很多SI问题都与互连阻抗有关，下文将从互连线阻抗的角度描述反射、串扰、定时问题。
 
查看详情：http://www.hampoo.com/know-how/detail/140