基于 FPGA的DSP系统设计与实现

FPGA技术交流

一、课程介绍在通信和图像处理应用中，需要强大的数字信号处理（Digital Signal Processing，DSP）能力。当最快的数字信号处理器（DSP）仍无法达到速度要求时，其选择除了增加处理器的数目之外，就是采用可编程逻辑器件，主要是FPGA芯片来实现。 本课程以DSP设计在FPGA芯片上的开发为主线，遵照由浅入深的基本步骤和思路进行详细讲解，每一个知识点都给出了基于ISE（HDL语言）、System Generator和AccelDSP的图形化设计实例，通过大量的程序实例，全面、精辟地介绍了利用现场可编程门阵列（FPGA）实现数字信号处理的方方面面。
本课程首先介绍了当前的FPGA技术以及最新的DSP系统工具的概况；接着主要介绍了计算机算法的概念、理论、有限字长效用、FIR和IIR滤波器的实现、多速率和自适应信号处理的FPGA实现；最后，介绍了System Genrerator和AccelDSP的应用和开发，随着设计规模的日益增长，基于图形化的System Generator和AccelDSP来开发复杂的数字信号处理系统也成为未来的趋势。本课程为期四天，课程时间大致安排为：讲课占60%～80%，实验占20%～40%。培训课程使用的所有软硬件工具由培训方提供。根据培训时间和地点的不同，软硬件版本会有所变化。本课程的可在《FPGA开发基础入门》的课程之后展开，将培训人员带入DSP设计的殿堂，并熟练掌握这一应用。二、主办单位：中国高科技产业化研究会信号处理专家委员会北京中际赛威文化发展有限公司 (www.zhongjisaiwei.com)北京中际孚歌科技有限公司三、研修时间：2009年03月05-08日(4日报到)四、研修地点：北    京（具体地点及路线图详见报到通知）五、培训对象课程适合于使用Xilinx FPGA器件进行DSP领域科研和产品开发的具有中等水平的工程技术人员，也适合于相关专业领域具有相当水平的教师和研究生。参加学习的学员应该具有数字电路、数字信号处理的基本知识，具备Verilog或VHDL的中等知识，至少具备采用Xilinx工具和Xilinx FPGA器件6个月以上设计经验。六、工具平台培训课程使用的所有软硬件工具由培训方提供。根据培训时间和地点的不同，软硬件版本会有所变化。培训方可以以优惠的价格向学员提供基于Xilinx XC3S500E的高级开发板一块，以方便学员在学习结束后继续深入研究。6.1.软件工具：√ Xilinx ISE Design Suite       √ ModelSim SE        √ Matlab/Simulink 6.2.硬件工具：√ 高性能PC机（P4 2.4G/1G内存以上配置）http:///file:///C:/Users/GAOJIA~1/AppData/Local/Temp/msohtml1/01/clip_image004.gif√ Xilinx XC3S500E：该开发系统是Xilinx公司专门设计用于提供教育培训服务的一款开发板，它的很多创新特性为数字工程类课程以及研究提供了完整的技术支持，如数字系统设计、计算机架构、嵌入式系统、实时操作系统、数字信号处理、图像与视频处理和数字通信等，可以实现片上课程理念。
七、教学大纲
主题1：面向DSP应用的FPGA设计基础（5个学时）

学习目标	掌握高级的FPGA开发手段，包括HDL语言、FPGA结构以及ISE软件的高级操作，具备百万门FPGA高速设计的编码能力，为DSP的开发做好准备。
学习内容	1．常见的HDL编码思想：面积和速度互换操作、流水线操作、串并变换等。2．大规模、高速设计的注意事项，时序分析技能，以及Timing Analyzer的使用。3．Xilinx原语的使用。4．FPGA内部结构以及硬核模块（差分管脚、全局时钟、DSP48、块RAM）。5．ISE软件高级组件的使用：基于策略的综合和实现、SmartGuide、Xplorer、Floorpanner、FPGAEditor以及Xpower等组件实验1、2、3

主题2：基于Xilinx FPGA的DSP应用开发（5个学时）

学习目标	掌握DSP开发的基本流程以及基础和复杂模块的FPGA实现，具备算法和硬件实现协同开发的能力，掌握算法的验证和调试手段，掌握DSP应用的工程应用要点：包括有限字长效应以及AD采样定理的实际应用。
学习内容	1．基于FPGA的DSP开发本质，包括FPGA在DSP开发中的优势以及算法如何在FPGA中体现。2．AD采样原理以及DSP处理中的有限字长效应。3．DSP应用的开发流程。4．DSP基本应用模块的FPGA实现以及优化技巧，包括常用的数值数据计算法、FFT、滤波等。5．DSP高级应用模块的FPGA实现以及优化技巧。包括多速率信号处理以及自适应信号处理。6．DSP的典型应用实例。实验1、2、3

主题3：基于System Generator的DSP系统设计与实现（5个学时）

学习目标	掌握基于System Generator的可视化开发方法，包括相应的设计验证手段、生成硬件代码以及其它的高级工具。
学习内容	1．基于System Generator的可视化开发流程。2．基于System Generator的设计和验证手段。3．基于System Generator的软、硬件协同设计手段。4．基于System Generator的硬件协同仿真操作。5．导入外部的HDL设计，完成整个系统的可视化开发。6．基于System Generator的开发应用实例。实验1、2、3

http:///file:///C:/Users/GAOJIA~1/AppData/Local/Temp/msohtml1/01/clip_image004.gif













主题4：基于AccelDSP的DSP系统设计与实现（5个学时）

学习目标	掌握基于AccelDSP的开发方法，包括相应的设计验证手段、生成硬件代码以及其它的高级工具。
学习内容	1．AccelDSP软件特点以及基于AccelDSP的开发流程。2．可综合M文件编程规范，包括常用的M文件整体设计架、数据类型简介以及基本操作符。3．使用AccelDSP进行系统设计的常用操作，包括创建工程、定点模型详解、硬件架构优化。4．AccelWare软件应用和库介绍。5．基于AccelDSP的开发应用实例。                                                 实验1、2、3

八、授课专家
   北京中际赛威文化发展有限公司FPGA高级讲师，中国高科技产业化研究会信号处理专家委员会专家组成员~！
九、授课方法：采用理论与上机实践同步的专题讲解，结合交流、讨论、案例分析等互动的方式，学习后向经考核合格的学员颁发证书。并为学员与专家、学员与学员之间建立广阔的交流平台，使学员在学习后也可以与专家共同解决在自己工作实践中碰到的困惑与难题。 十、收费标准：请致电！
十一、付款方式：学员报名后，请直接将款汇到指定账号（见回执表）。
基于 FPGA的DSP系统设计与实现报名回执表

单位名称
发票抬头
通信地址				邮编
联 系 人		手 机		电话
参加人数	人	费用共计	http:///file:///C:/Users/GAOJIA~1/AppData/Local/Temp/msohtml1/01/clip_image002.gif	传真
住    宿	间(标准间)		汇款时间
参加人员姓名、所任工作及关注的重点内容：（可另附页）      注：①请及时将参会回执传真至会务组，会务组将在正式开班前一周将具体报到通知回传。②参会的学员可将自己关注或急需解决的问题，在开课两周前以书面提纲形式通过传真或邮件至会务组！

电    话：010-64113137/64123566   传  真：010-64123452收款单位：北京中际孚歌科技有限公司            帐  号：1372 3151 6010 0030 83开 户 行：广东发展银行北京天通苑支行           请注明“FPGA”培训

P4-4

通信地址：北京市北四环东路104号5号楼318室        邮  编：100029