如何提升DC/DC转换器在更高频率时的转换效率

yk080606

如何提升你的DC/DC转换器在各种负载下的效率，以实现更高的开关频率？依据电流等级和PCB上的可用空间，你可以利用速度更快、栅极负荷(QG)率超低的高端MOSFET来降低开关损耗。这种方法是可行的，但缺陷在于它会导致无法使用带有低导通电阻的MOSFET来处理大负荷电流。另一个方法是将驱动器和MOSFET集成到一个封装内，以减少电路的所有寄生现象。这种方法可以节省板空间，但另一方面，它会降低设计的灵活性，因为电源工程师必须使用驱动器搭配的MOSFET，而这样的MOSFET可能无法适合某些特殊应用。

第三个方法是降低低端MOSFET的恢复电荷(QRR)和正向电压降(VF)。在更高频率的情况下，相比于一个标准的沟槽MOSFET，集成了一个肖特基二极管和MOSFET的芯片有很多优势。这种芯片减少了寄生，利用了肖特基二极管相比于MOSFET的体二极管的优势，并降低了板空间要求。另外，虽然集成了肖特基二极管，通过这种方法还是可以实现极低的RDS率，从而在最大负载的情况下降低传导损耗。最重要的是，这个集成方案极大提升了更高开关频率下的效率。下面是这个方案的一些优势。

市场趋势

负载点(POL)DC/DC转换和电压调节器模块推动着对于更高性能MOSFET的需求，这种MOSFET必须能够在更高频率和轻负载情况下提高电源转换的整体效率。随着外形更小的POL转换器和超级移动个人电脑(UMPC)进入更广泛的应用，关键是要优化MOSFET来改进500kHz及以上频率下的DC/DC转换效率。一个原本只能处理250kHz的一般主板频率的MOSFET，就不适合这种POL应用。

第二个技术目标是要提高轻电流负载情况下的转换效率。大部分服务器和笔记本电脑一般在运行时都没有达到最大负荷，且CPU电流通常都比较低。在服务器系统中，最大电流可以超过120A，但是当CPU没有使用时，电流可以降到30～40A之间。一个包含两台服务器的系统并不会增加太多用户的用电量，但如果一个大型公司或者服务器机房内的所有服务器都同时运行，耗电量就会成倍增加。

技术

带肖特级二极管的MOSFET是在晶片级上集成二极管的。更确切地说，当前的MOSFET都集成了一个接点沟槽式MOS肖特基势垒二极管(TMBS)和一个接点式肖特基势垒二极管(JBS)。这种组合结构将穿过肖特基二极管的正向电压降保持在了较低水平，并降低了漏电流。由于电压降更低，电流会经过集成的肖特基二极管接点，而不是MOSFET的体二极管。

TMBS方案可以允许一个更低的肖特基势垒，从而将正向电压降保持在较低水平。此外，JBS结构则能让MOSFET p-n结点的耗尽层贯穿在肖特基金属势垒的下面。在耗尽模式的工作条件下，势垒是在通道内形成的，该势垒可以将肖特基二极管和继续加载的电压隔离开来，并抑制漏电流。这个方案能让电流均匀地分布在整个硅芯片上，以实现最佳的性能。

相比于利用单独的或者组合包装的元器件，将肖特级二极管和MOSFET集成的方法能够在三个主要方面改进设备的性能。第一，穿越肖特级二极管的VF远比MOSFET的电压降要低。结合了肖特基的MOSFET的正向电压一般只有0.44V，而标准MOSFET的电压则为0.72V，足足降低了38%。因此，在一个降压转换器中，当MOSFET在“死时间”过程中被关闭时，系统的功率损耗会大大降低(“死时间”是指MOSFET被关闭而且主电感电流流经肖特基二极管而不是MOSFET体二极管的时间)。

另外，肖特级二极管的QRR闭MOSFET体二极管的要少很多。在降压转换器电路中，当一个高端MOSFET开启时，体二极管或低端MOSFET集成的肖特基二极管会传导反向恢复电流。这个电流会从输入源(Vin)流经并穿过肖特级二极管。低端MOSFET反向恢复电流的功率损耗为VIN × QRR × fSW。因此，减少QRR就可以降低功率损耗，并随着开关频率的提高而实现更大的改进。

应用一个集成了肖特级二极管的MOSFET在轻负荷的情况下优势尤其明显。在此类操作中，系统中的电感电流会流经肖特级二极管，而不是MOSFET的体二极管。由于肖特基二极管的反向恢复电荷接近为零，此时的功率损耗是最小的。在负荷很大和负荷达到最大的条件下，肖特基二极管就无法传导所有电感电流，而它无法处理的电感电流则会流经MOSFET的体二极管，因此功率损耗就会有一定程度的增加。

将肖特基二极管集成到MOSFET还能消除由于各个元器件的互连而造成的寄生电感。另外，相比于DC/DC采用组合封装的方案，这种集成方案还使得设备能够实现更低的RDS。

更多相关链接:DC/DC