可编程逻辑器件应用设计技巧百问

橄榄之家

在电子工程专辑的网站上看到一篇不错的文章，本来想转载过来的，给编辑部写信了却没有回信，就把链接贴到篇子里，大家有兴趣的话可以看看。

主要内容是介绍FPGA的一些常见问题，比如其中讲的一个问题有关时钟选择的无毛刺MUX问题，讲的比较清楚。

如果输入时钟必须经过一段组合逻辑(比如需要进行时钟选择, 可选外部或内部时钟), 那么在DFF使能端加控制是无法解决的, 有什么更好的方法?
答：简单的方法是使用Xilinx VirtexII器件上的BUFGMUX资源. BUFGMUX实际上是VirtexII中的全局时钟缓冲, VirtexII将智能mux与2个时钟源之间的切换相结合. 更为重要的是, 即使选择信号更改不同步, BUFGMUX也能保证这两个时钟之间的无干扰切换.

http://www.industrialcontrols.eetchina.com/ART_8800478196_2500002_TA_94a787bb.HTM

wwfvvvv