电子电路大全(合订本)(pdg)

younjer · 发表于 2012-9-7 16:50:41

RE:电子电路大全(合订本)(pdg)

happy-389709 · 发表于 2012-9-18 17:51:19

看看

wxy1937 · 发表于 2012-9-26 22:25:49

是书籍的大全么还是什么怎么不说清楚了

eric-393293 · 发表于 2012-10-6 09:15:33

學習好資料

wolf04054018 · 发表于 2012-10-27 00:05:54

好东西，谢谢你了

fjhch · 发表于 2013-6-26 10:38:43

你问我答之PCB设计技巧疑难解析

                                               你问我答之PCB设计技巧疑难解析

                     1、如何选择PCB 板材？
                     选择PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB 板子(大于GHz 的频率)时这材质问题会比较重要。例如，现在常用

                     的FR-4 材质，在几个GHz 的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。

                     2、如何避免高频干扰？
                     避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces 在模拟信号旁边。还要注意

                     数字地对模拟地的噪声干扰。

                     3、在高速设计中，如何解决信号的完整性问题？
                     信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接

                     (termination)与调整走线的拓朴。

                     4、差分布线方式是如何实现的？
                     差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side

                     -by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side 实现的方式较多。

                     5、对于只有一个输出端的时钟信号线，如何实现差分布线？
                     要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。

                     6、接收端差分线对之间可否加一匹配电阻？
                     接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。查看详情：http://www.hampoo.com/know-how/detail/102

PEIJIN121 · 发表于 2013-8-23 08:39:08

看看

herofu · 发表于 2013-8-23 13:42:02

仔细学习一下

shuiqing2000 · 发表于 2013-8-27 16:20:09

zgcrsfxc

电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

回复:电子电路大全(合订本)(pdg)

站长推荐 /4