在FPGA中如何将信号做一定延时？

automotive · 发表于 2007-10-31 10:28:02

当需要对某一信号作一段延时时，初学者往往在此信号后串接一些非门或其它门电路，此方法在分离电路中是可行的。但在ＦＰＧＡ中，开发软件在综合设计时会将这些门当作冗余逻辑去掉，达不到延时的效果。用ALTERA公司的MaxplusII开发ＦＰＧＡ时，可以通过插入一些ＬＣＥＬＬ原语来产生一定的延时，但这样形成的延时在ＦＰＧＡ芯片中并不稳定，会随温度等外部环境的改变而改变，因此并不提倡这样做。在此，可以用高频时钟来驱动一移位寄存器，待延时信号作数据输入，按所需延时正确设置移位寄存器的级数，移位寄存器的输出即为延时后的信号。此方法产生的延时信号与原信号比有误差，误差大小由高频时钟的周期来决定。对于数据信号的延时，在输出端用数据时钟对延时后信号重新采样，就可以消除误差。　　

lvyi030210216 · 发表于 2007-12-29 14:56:24

wujing198 · 发表于 2008-2-23 23:06:37

不是你说的那么简单吧。

jiao0214-61011 · 发表于 2008-7-24 15:41:15

在FPGA中如何将信号做一定延时？

RE:在FPGA中如何将信号做一定延时？

RE:在FPGA中如何将信号做一定延时？

RE:在FPGA中如何将信号做一定延时？

站长推荐 /2