ARM体系结构的发展

兔八哥-55

处理器的体系结构定义了指令集（ISA）和基于这一体系结构下处理器的程序员模型。

尽管每个处理器性能不同，所面向的应用不同，每个处理器的实现都要遵循这一体系

结构。ARM体系结构为嵌入系统发展商提供很高的系统性能，同时保持优异的功耗和

面积效率。

ARM体系结构的发展

ARM体系结构为满足ARM合作者以及设计领域的一般需求正稳步发展。

每一次ARM体系结构的重大修改，都会添加极为关键的技术。在体系结构作重大修改的

期间，会添加新的性能作为体系结构的变体。下面的名字表明了系统结构上的提升，

后面附加的关键字表明了体系结构的变体。

V3结构 32位地址。

T ? Thumb状态：16位指令。

M ? 长乘法支持（32*32=>64或者32*32+64=>64）。这一性质已经变成V4结构的标准配

置。

V4结构 加入了半字存储操作。

D ? 对调试的支持（Debug）

I ? 嵌入的ICE（In Circuit Emulation）

属于V4体系结构的处理器（核）有ARM7，ARM7100（ARM7核的处理器），ARM7500(ARM7

核的处理器)。 属于V4T（支持Thumb指令）体系结构的处理器（核）有 ARM7TDMI，

ARM7TDMI-S（ARM7TDMI可综合版本），ARM710T（ARM7TDMI核的处理器），ARM720T

（ARM7TDMI核的处理器），ARM740T（ARM7TDMI核的处理器），ARM9TDMI，ARM910T

（ARM9TDMI核的处理器），ARM920T（ARM9TDMI核的处理器），ARM940T（ARM9TDMI核的


处理器），StrongARM（Intel公司的产品）。

V5结构 提升了ARM和Thumb指令的交互工作能力。

E ? DSP指令支持。

J ? Java指令支持。

属于V5T（支持Thumb指令）体系结构的处理器（核）有ARM10TDMI，ARM1020T

（ARM10TDMI核处理器）。

属于V5TE（支持Thumb，DSP指令）体系结构的处理器（核）有ARM9E，ARM9E-S

（ARM9E可综合版本），ARM946（ARM9E核的处理器），ARM966（ARM9E核的处理器），

ARM10E，ARM1020E（ARM10E核处理器），ARM1022E（ARM10E核的处理器）， Xscale

（Intel公司产品）。

属于V5TEJ（支持Thumb，DSP指令，Java指令）体系结构的处理器（核）有ARM9EJ，

ARM9EJ-S（ARM9EJ可综合版本），ARM926EJ（ARM9EJ核的处理器），ARM10EJ。

V6结构 增加了媒体指令

属于V6体系结构的处理器核有ARM11。ARM体系结构中有四种特殊指令集：Thumb指令

（T），DSP指令（E），Java指令（J），Media指令，V6体系结构包含全部四种特殊指

令集。为满足向后兼容，ARMv6也包括了ARMv5的存储器管理和例外处理。这将使众多

的第三方发展商能够利用现有的成果，支持软件和设计的复用。

新的体系结构并不是想取代现存的体系结构，使它们变得多余。新的CPU核和衍生产

品将建立在这些结构之上，同时不断与制造工艺保持同步。例如基于V4T体系结构的

ARM7TDMI核还在广泛被新产品所使用。

新体系结构的发展动力

下一代体系结构的发展是由不断涌现的新产品和变化的市场来推动的。关键的设计约

束是显而易见的，功能，性能，速度，功耗，面积和成本必须与每一种应用的需求相

平衡。保证领先的性能/功耗（MIPS/Watt）在过去是ARM成功的基石，在将来的应用中

它也是一个重要衡量标准。随着计算和通讯持续覆盖许多消费领域，功能也变得愈来

愈复杂，消费者期望有高级的用户界面，多媒体以及增强的产品性能。ARMv6将更有效

的对这些新性质和技术进行有效的支持。

驱动RMv6体系结构发展的市场主要有无线，网络，自动化和消费娱乐市场。ARM在过去

与体系结构的受权者和主要合作者像Intel,Microsoft,Symbian和TI共同定义了ARMv6体


系

结构的需求。

ARMv6体系结构的提升

发展ARMv6体系结构的过程中，精力主要集中在五个方面：

存储器管理

存储器管理方式严重影响系统设计和性能。存储器结构的提升将大大提高处理器的整

体性能-尤其是对于面向平台的应用。ARMv6体系结构可以提高取指（数据）效能。处

理器将花费更少的时间在等待指令和缓存未命中数据重装载上面。存储器管理的提升

将使系统性能提升30%。而且，存储器管理的提升也会提高总线的使用效率。更少的总

线活动意味着功耗方面的节省。

多处理器

应用覆盖驱动系统实现向多处理器方向发展。无线平台，尤其是2。5G和3G，都是典型

的需要整合多个ARM处理器或ARM与DSP的应用。

多处理器材通过共享内存来有效的共享数据。新的ARMv6在数据共享和同步方面的能力

将使它更容易实现多处理器，以及提高它们的性能。新的指令使能复杂的同步策略，更


大的提升了系统效能。

多媒体支持

单指令流多数据流（SIMD）能力使得软件更有效地完成高性能的媒体应用像声音和图

像编码器。ARMv6指令集合中加入了超过60个SIMD指令。

加入SIMD指令将使性能提高2倍到4倍。SIMD能力使发展商可以完成高端的像图象编码

，语音识别，3D图象，尤其是与下一代无线应用相关的。

数据处理

数据的大小端问题是指数据以何种方式在存储器中被存储和引用。

随着更多的SOC集成，单芯片不仅包含小端的OS环境和界面（像USB，PCI），也包含

大端的数据（TCP/IP包，MPEG流）。ARMv6体系结构，支持混合。结果，数据处理问

题在ARMv6体系结构中更为有效。

未对齐数据是指数据未与自然边界对齐。例如，在DSP应用中有时需要将字数据半字

对齐。处理器更有效处理这种情形需要能够装载字到任何半字边界。

当前版本的体系结构需要大量指令处理未对齐数据。ARMv6兼容结构处理未对齐数据

更有效。对于严重依赖未对齐数据的DSP算法，ARMv6体系结构将有性能的提高以及代

码数量的缩减。未对齐数据支持将使ARM处理器在仿真其它处理器像Motorola的68000

系列方面更有效。与ARMv5的实现像ARM10和Xscale，ARMv6是基于32位处理器。ARMv6

可以实现64位或64位以上的总线宽度。这使得总线等于甚至超过64位处理器，但功耗

和面积却比64位CPU要低。

例外（EXCEPTION）与中断

对于实时系统来说，对于中断的效率是要求严格的。像硬盘控制器，引擎管理应用，

这些应用中如果中断没有及时得到响应，那后果将是严重的。更有效的处理中断与

例外也能提高系统整体表现。在降低系统时尤为重要。在ARMv6体系结构中，新的指

令被加入了指令集合来提升中断与例外的实现。这些将有效提升特权模式下例外处理。


ARM11主要性能

ARM11是ARMv6体系结构的第一个实现，ARM11微结构的设计目的是为了高性能，而实

现这一目的流水线是关键。ARM11微结构的流水线与以前的ARM核不同，它包含8级流

水，使贯通率比以前的核提高40%。

单指令发射

ARM11微结构的流水线是标量的（SCALAR），即每次只发射一条指令（单发射）。有

些流水线结构可以同时发射多条指令，例如，可以同时向ALU和MAC流水线发射指令。

理论上，多发射微结构会有更高的效能，但实践上，多发射微结构无疑会增加前段

指令译码级的复杂程度，因为需要更多的逻辑来处理指令相关（DEPENDENCY），这

将使处理器的面积和功耗变得更大。

分支预测

分支指令通常是条件指令，它们在跳到新指令前需要进行一些条件的测试。由于条件

指令译码需要的条件码要三四个周期后才可能有结果，分支有可能引起流水线的延迟。


但分支预测将会有助于避免这种延迟。ARM11微结构使用两种技术来预测分支。首先，

动态的预测器使用历史记录来判断分支是最频繁发生，还是最不频繁发生。动态预测

器是一个64个分录，4状态（StronglyTaken,WeaklyTaken,Strongly notTaken,Weakly


notTaken）的分支目标地址缓存（BTAC）。表格大小足够保持最近的分支情况，分支

预测就基于以前的结果。其次，如果动态的分支预测器没有发现记录，就使用静态的

分支算法。很简单，静态预测检查分支是向前跳转还是向后跳转。假如是向后跳转，

就假定它是一个循环，预测该分支发生，假如是向前跳转，就预测该分支不发生。

通过使用动态和静态的分支预测，ARM11微结构中分支指令中的85%被正确预测。

存储器访问

ARM11微结构存储器系统的提高之一就是非阻塞（NON-BLOCKING）和缺失命中

（HIT-UNDER-MISS）操作。当指令取的数据不在缓存中时，一般处理器的流水线会停

止下来，但ARM11则进行非阻塞操作，缓存开始读取缺失的数据，而流水线可以继续

执行下一指令（NON-BLOCKING），并且允许该指令读取缓存中的数据（HIT-UNDER-MISS
）。

并行流水线

尽管流水线是单发射的，在流水线的后端还是使用了三个并行部件结构，ALU，MAC

（乘加），LS（存取）。LS流水线是专门用于处理存取操作指令。把数据的存取操作

与数据算术操作的藕合性分隔开来可以更有效的处理执行指令。在流水线中包含LS部件


的ARM11微结构中，ALU或者MAC指令不会由于LS指令的等待而停止下来。这也使得编译

工具有更大的自由度通过重新安排代码来提高性能。为使并行流水线获得更大的效能，


ARM11微结构使用了乱序完成（OUT-OF-ORDER COMPLETION）。

64位数据路径

对于目前的许多应用来说，由于成本与功耗的问题，真64位处理器并不十分必要。ARM1
1

微结构在局部合理使用64位结构，通过32位的成本来实现64位的性能。ARM11微结构在处

理器整数部件与缓存之间，整数部件与协处理器之间使用了64位数据总线。64位的路径


可以在一个周期内从缓存中读取两条指令，允许每周期传送两个ARM寄存器的数据。这使


得许多数据移动操作与数据加工操作变得更为高性能。

浮点处理

ARM11微结构支持浮点处理。ARM11微结构产品线将浮点处理单元作为一个选项。这可以方便发展商根据需求需用合适的产品。