每日一练9.1#MOSFET在电源设计中的损耗特点及优化方法

tian2659 · 发表于 2020-9-1 10:50:11

为鼓励大家动手动脑，早日成为技术大牛。电路城论坛现在推出#每日一练#栏目，由版块版主出题及提供答案，内容涉及电源，射频，单片机等各种技术话题。我们会在周一至周五的早上10：30更新问题和前天问题的解题思路及答案。欢迎大家参与。

本期内容来源于：

Casper.T，电子与通信工程专业，在读硕士，对模拟通信，智能电子设计以及FPGA图像处理和加速器有丰富的设计经验。现主要从事电子信息技术运营方面的工作。

MOSFET作为主要的开关功率器件之一，被大量应用于模块电源。了解MOSFET的损耗组成并对其分析，有利于优化MOSFET损耗，提高模块电源的功率;但是一味的减少MOSFET的损耗及其他方面的损耗，反而会引起更严重的EMI问题，导致整个系统不能稳定工作。所以需要在减少MOSFET的损耗的同时需要兼顾模块电源的EMI性能。
开关管MOSFET的功耗分析

MOSFET的损耗主要有以下部分组成：

1.通态损耗;2.导通损耗;3.关断损耗;4.驱动损耗;5.吸收损耗;
随着模块电源的体积减小，需要将开关频率进一步提高，进而导致开通损耗和关断损耗的增加，例如300kHz的驱动频率下，开通损耗和关断损耗的比例已经是总损耗主要部分了。
MOSFET导通与关断过程中都会产生损耗，在这两个转换过程中，漏极电压与漏极电流、栅源电压与电荷之间的关系如图1和图2所示，现以导通转换过程为例进行分析：
t0-t1区间：栅极电压从0上升到门限电压Uth，开关管为导通，无漏极电流通过这一区间不产生损耗;
t1-t2区间：栅极电压达到Vth，漏极电流ID开始增加，到t2时刻达到最大值，但是漏源电压保持截止时高电平不变，从图1可以看出，此部分有VDS与ID有重叠，MOSFET功耗增大;
t2-t3区间：从t2时刻开始，漏源电压VDS开始下降，引起密勒电容效应，使得栅极电压不能上升而出现平台，t2-t3时刻电荷量等于Qgd，t3时刻开始漏极电压下降到最小值;此部分有VDS与ID有重叠，MOSFET功耗增大
t3-t4区间：栅极电压从平台上升至最后的驱动电压(模块电源一般设定为12V)，上升的栅压使导通电阻进一步减少，MOSFET进入完全导通状态;此时损耗转化为导通损耗。
关断过程与导通过程相似，只不过是波形相反而已;关于MOSFET的导通损耗与关断损耗的分析过程，有很多文献可以参考，这里直接引用《张兴柱之MOSFET分析》的总结公式如下：

备注：为上升时间，为开关频率，为下降时间，为栅极电荷，为栅极驱动电压为MOSFET体二极管损耗。

问：根据以上MOSFET损耗特点的分析，把你的优化方法写在下面吧？

答：

游客，如果您要查看本帖隐藏内容请回复

答案汇总：https://www.cirmall.com/bbs/thread-161132-1-1.html

参与讨论，即可快速获取以下几本电源书籍（电子版）

想成为论坛版主？想在#每日一练#展现你的技术才华？请联系工程师小助手Q：2740521371或邮箱：yanfen.mo@supplyframe.cncaihong.xiao@supplyframe.cn

closersty · 发表于 2020-9-5 11:01:31

dannie · 发表于 2020-9-7 16:17:31

感谢分享

adzguet · 发表于 2020-9-11 13:16:19

感谢楼主的讲解

lsf19930725 · 发表于 2021-12-14 14:36:46

111111

jackie-407226 · 发表于 2022-7-6 10:41:18

感谢楼主

eefocus_3861327 · 发表于 2022-7-16 11:20:38

谢谢分享,学习学习

chenchaozhi-160 · 发表于 2022-7-23 16:32:40

谢谢分享

eefocus_3982667 · 发表于 2024-8-8 11:11:40

感谢楼主的讲解
感谢楼主的讲解

每日一练9.1#MOSFET在电源设计中的损耗特点及优化方法

站长推荐 1/5