每日一练8.31#单片机电路设计中P0口上拉电阻与高阻态的关系

tian2659

为鼓励大家动手动脑，早日成为技术大牛。电路城论坛现在推出#每日一练#栏目，由版块版主出题及提供答案，内容涉及电源，射频，单片机等各种技术话题。我们会在周一至周五的早上10：30更新问题和前天问题的解题思路及答案。欢迎大家参与。 本期内容来源于：        Casper.T，电子与通信工程专业，在读硕士，对模拟通信，智能电子设计以及FPGA图像处理和加速器有丰富的设计经验。现主要从事电子信息技术运营方面的工作。 设计51单片机电路的时候对P0口必须加上上拉电阻，否则P0就是高阻态，对这个问题可能感到疑惑，为什么必须加上拉电阻？为什么是高阻态？ 在一个系统中或在一个整体中，我们往往定义了一些参考点，就像我们常常说的海平面，在单片中也是如此，我们无论说是高电平还是低电平都是相对来说的。明确了这一点对这一问题可能容易理解。 在51单片机，没有连接上拉电阻的P0口相比有上拉电阻的P1口在I/O口引脚和电源之间相连是通过一对推挽状态的FET来实现的，51具体结构如下图。 组成推挽结构，从理论上讲是可以通过调配管子的参数轻松实现输出大电流，提高带载能力，两个管子根据通断状态有四种不同的组合，上下管导通相当于把电源短路了，这种情况下在实际电路中绝对不能出现，从逻辑电路上来讲，上管开-下管关开时IO与VCC直接相连，IO输出低电平0,这种结构下如果没有外接上拉电阻，输出0就是开漏状态（低阻态），因为I/O引脚是通过一个管子接地的，并不是使用导线直接连接，而一般的MOS在导通状态也会有mΩ极的导通电阻。 问：在单片机电路设计中，高阻态对于上拉电阻到底是一个什么样的概念，相对还是绝对？ 答： 游客，如果您要查看本帖隐藏内容请回复 答案汇总：https://www.cirmall.com/bbs/thread-161132-1-1.html 参与讨论，即可快速获取以下几本电源书籍（电子版） 想成为论坛版主？想在#每日一练#展现你的技术才华？请联系工程师小助手Q：2740521371或邮箱：yanfen.mo@supplyframe.cncaihong.xiao@supplyframe.cn

还差的远那

学习了谢拉

sunshine0000

学习

wzg706352657

谢谢

endo

问：在单片机电路设计中，高阻态对于上拉电阻到底是一个什么样的概念，相对还是绝对？

eefocus_3890889

每日一练

cbhxz

答案