深度刨析：电路板的抗干扰设计方法和技巧

gjhk001

抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。因此提高系统的抗干扰能力也是该系统设计的一个重要环节。

系统抗干扰设计

抗干扰问题是现代电路设计中一个很重要的环节，它直接反映了整个系统的性能和工作的可靠性。在飞轮储能系统的电力电子控制中，由于其高压和低压控制信号同时并存，而且功率晶体管的瞬时开关也产生很大的电磁干扰，因此提高系统的抗干扰能力也是该系统设计的一个重要环节。

形成干扰的主要原因有如下几点：
1）干扰源，是指产生干扰的元件、设各或信号，用数字语言描述是指du／dt、di／dt大的地方。干扰按其来源可分为外部干扰和内部干扰：外部干扰是指那些与仪表的结构无关，由使用条件和外界环境因素决定的干扰，如雷电、交流供电、电机等；内部干扰是由仪表结构布局及生产工艺决定的，如多点接地选成的电位差引起的干扰、寄生振荡引起的干扰、尖峰或振铃噪声引起的干扰等。

2）敏感器件，指容易被干扰的对象，如微控制器、存贮器、A／D转换、弱信号处理电路等。

3）传播路径，是干扰从干扰源到敏感器件传播的媒介，典型的干扰传播路径是通过导线的传导、电磁感应、静电感应和空间的辐射。

　　抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。其设计一般遵循下列三个原则：抑制噪声源，直接消除干扰产生的原因；切断电磁干扰的传播途径，或者提高传递途径对电磁干扰的衰减作用，以消除噪声源和受扰设各之间的噪声耦合；加强受扰设各抵抗电磁干扰的能力，降低噪声敏感度。目前，对系统的采用的抗干扰技术主要有硬件抗干扰技术和软件抗干扰技术。

1）硬件抗干扰技术的设计。飞轮储能系统的逆变电路高达20kHz的载波信号决定了它会产生噪声，这样系统中电力电子装置所产生的噪声和谐波问题就成为主要的干扰，它们会对设备和附近的仪表产生影响，影响的程度与其控制系统和设各的抗干扰能力、接线环境、安装距离及接地方法等因素有关。

　　转换器产生的PWM信号是以高速通断DC电压来控制输出电压波形的。急剧的上升或下降的输出电压波包含许多高频分量，这些高频分量就是产生噪声的根源。虽然噪声和谐波都对电子设各运行产生不良影响，但是两者还是有区别的：谐波通常是指50次以下的高频分量，频率为2～3kHz；而噪声却为10kHz甚至更高的高频分量。噪声一般要分为两大类：一类是由外部侵入到飞轮电池的电力电子装置，使其误动作：另一类是该装置本身由于高频载波产生的噪声，它对周围电子、电信设各产生不良影响。

　　减低噪声影响的一般办法有改善动力线和信号线的布线方式，控制信号用的信号线必须选用屏蔽线，屏蔽线外皮接地。为防止外部噪声侵入，可以采取以下的措施：使该电力电子装置远离噪声源、信号线采取数字滤波和屏蔽线接地。

　　噪声的衰减技术有如下几点：

①电线噪声的衰减的方法：在交流输入端接入无线电噪声滤波器；在电源输入端和逆变器输出端接入线噪声滤波器，该滤波器可由铁心线圈构成；将无线电噪声滤波器和线噪声滤波器联合使用；在电源侧接人LC滤波器。

②逆变器至电机配线噪声辐射衰减，可采取金属导线管和金属箱通过接地来切断噪声辐射。

③飞轮电力电子装置的辐射噪声的衰减，通常其噪声辐射是很小的，但是如果周围的仪器对噪声很敏感，则应把该装置装入金属箱内屏蔽起来。

　　对于模拟电路干扰的抑制，由于电路中有要测量的电流、电压等模拟量，其输出信号都是微弱的模拟量信号，极易受干扰影响，在传输线附近有强磁场时，信号线将有较大的交流噪声。可以通过在放大器的输入、输出之间并联一个电容，在输入端接入有源低通滤波器来有效地抑制交流噪声。此外，在A／D变换时，数字地线和模拟电路地线分开，在输入端加入箝位二极管，防止异常过压信号。

而数字电路常见的干扰有电源噪声、地线噪声、串扰、反射和静电放电噪声。为抑制噪声，应注意输入与输出线路的隔离，线路的选择、配线、器件的布局等问题。输入信号的处理是抗干扰的重要环节，大量的干扰都是从此侵入的。

一般可以从以下几个方面采取措施：

①接点抖动干扰的抑制；多余的连接线路要尽量短，尽量用相互绞合的屏蔽线作输入线，以减少连线产生的杂散电容和电感；避免信号线与动力线、数据线与脉冲线接近。

②采用光电隔离技术，并且在隔离器件上加RC电路滤波。

③认真妥善处理好接地问题，如模拟电路地与数字电路地要分开，印制板上模拟电路与数字电路应分开，大电流地应单独引至接地点，印制板地线形成网格要足够宽等。

软件抗干扰技术

除了硬件上要采取一系列的抗干扰措施外，在软件上也要采取数字滤波、设置软件陷阱、利用看门狗程序冗余设计等措施使系统稳定可靠地运行。特别地，当储能飞轮处于某一工作状态的时间较长时，在主循环中应不断地检测状态，重复执行相应的操作，也是增强可靠性的一个方法。

电路板设计

由于DSP、CPU等芯片工作频率较高，即使电路原理图设计正确，若印制电路板设计不当，也会对芯片的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板时，应注意采用正确的方法。

1）地线设计。在电路中，接地是控制干扰的重要方法，如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。在一块电路板上，DSP、CPU同时集成了数字电路和模拟电路，设计电路板时，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。尽量加粗接地线，同时将接地线构成闭环路。

2）配置去耦电容。在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是DSP电路板的可靠性设计的一种常规做法：电源输人端可跨接一个10～100μF的电解电容器；为每个集成电路芯片配置一个0.01 μF的陶瓷电容器；对于关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片的电源线和地线间直接接入去耦电容。注意去耦电容的引线不能过长，特别是高频旁路电容不能带引线。

大多数资料有提到过，去耦电容就近放置，是从减小回路电感的角度去谈及摆放问题，其实还有一个原则就是去耦半径的问题，如果电容离着芯片位置较远，超过去耦半径，会起不到去耦效果。

考虑去耦半径的最好办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（电压），就必须感知到这一电压扰动。信号在介质中传播需要一定的时间，因此发生局部电压扰动到电容感知到需要有一定的时间延迟，因此必然造成噪声源和电容补偿电流之间的相位上的不一致。特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。当扰动区到电容的距离到达时，补偿电流的相位为和噪声源相位刚好差180°，即完全反相，此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达，为了能有效传递补偿能量，应使噪声源和补偿电流之间的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区，这就要求噪声源距离电容尽可能得近。

对于大电容，因为其谐振频率很低，对应的波长非常长，因为去耦半径很大，所以不用去怎么关心大电容在电路板上的放置位置的原因，对于小电容，因为去耦半径很小，需要靠近去耦的芯片。

3）电路板器件的布置。在器件布置方面与其他逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU的时钟输人端都易产生噪声，这些器件要相互靠近些，同时远离模拟器件。

电路抗干扰设计原则汇总：

1.电源线的设计

（1） 选择合适的电源

（2） 尽量加宽电源线

（3） 保证电源线、底线走向和数据传输方向一致

（4） 使用抗干扰元器件

（5） 电源入口添加去耦电容（10~100uf）

2.地线的设计

（1） 模拟地和数字地分开

（2） 尽量采用单点接地

（3） 尽量加宽地线

（4） 将敏感电路连接到稳定的接地参考源

（5） 对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开

（6） 尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积

3.元器件的配置

（1） 不要有过长的平行信号线

（2） 保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件

（3） 元器件应围绕核心器件进行配置，尽量减少引线长度

（4） 对pcb板进行分区布局

（5） 考虑pcb板在机箱中的位置和方向

（6） 缩短高频元器件之间的引线

4.去耦电容的配置

（1） 每10个集成电路要增加一片充放电电容（10uf）

（2） 引线式电容用于低频，贴片式电容用于高频

（3） 每个集成芯片要布置一个0.1uf的陶瓷电容

（4） 对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容

（5） 电容之间不要共用过孔

（6） 去耦电容引线不能太长

5.降低噪声和电磁干扰原则

（1） 尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）

（2）  用串联电阻的方法来降低电路信号边沿的跳变速率

（3） 石英晶振外壳要接地

（4） 闲置不用的们电路不要悬空

（5） 时钟垂直于IO线时干扰小

（6） 尽量让时钟周围电动势趋于零

（7） IO驱动电路尽量靠近pcb的边缘

（8） 任何信号不要形成回路

（9） 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略

（10） 通常功率线、交流线尽量在和信号线不同的板子上

6.其他设计原则

（1）CMOS的未使用引脚要通过电阻接地或电源

（2）用RC电路来吸收继电器等原件的放电电流

（3）总线上加10k左右上拉电阻有助于抗干扰

（4）采用全译码有更好的抗干扰性

（5）元器件不用引脚通过10k电阻接电源

（6）总线尽量短，尽量保持一样长度

（7）两层之间的布线尽量垂直

（8）发热元器件避开敏感元件

（9）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）

（10）要有良好的地层线，应当尽量从正面走线，反面用作地层线

（11）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等

（12）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器。

（13）除了地线，能用细线的不要用粗线。

7.布线宽度和电流

一般宽度不宜小于0.2.mm（8mil)

在高密度高精度的pcb上，间距和线宽一般0.3mm(12mil)

当铜箔的厚度在50um左右时，导线宽度1~1.5mm(60mil) = 2A

公共地一般80mil,对于有微处理器的应用更要注意

8.电源线尽量短，走直线，最好走树形，不要走环形

9.布局
    首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。

在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。

在确定特殊元件的位置时要遵守以下原则：

(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。

(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。

(3)重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。

(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方;若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。

(5)应留出印制扳定位孔及固定支架所占用的位置。

根据电路的功能单元.对电路的全部元器件进行布局时，要符合以下原则：
(1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。

(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上.尽量减少和缩短各元器件之间的引线和连接。

(3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观.而且装焊容易.易于批量生产。

(4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时.应考虑电路板所受的机械强度。
10.布线

布线的原则如下：
   (1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。

  (2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为 1 ~ 15mm 时.通过 2A的电流，温度不会高于3℃，因此.导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线.尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。

(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则.长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。

11.焊盘
   焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。

12.PCB及电路抗干扰措施
   印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。

13.电源线设计
   根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

14.地线设计
   地线设计的原则是：
   (1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。

(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。

(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。

15.退藕电容配置

PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。

退藕电容的一般配置原则是：

(1)电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。

(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。

(3)对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。

(4)电容引线不能太长，尤其是高频旁路电容不能有引线。

此外，还应注意以下两点：

(1)在印制板中有接触器、继电器、按钮等元件时.操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~47UF。

(2)CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。