#每日一练12.17#在没有综合工具情况下，如何设计出数字电路

xiaocaihong

  为鼓励大家动手动脑，早日成为技术大牛。电路城论坛现在推出#每日一练#栏目，由版块版主出题及提供答案，内容涉及电源，射频，单片机等各种技术话题。我们会在周一至周五的早上10：30更新问题和前天问题的解题思路及答案。欢迎大家参与。

虽然在FPGA中，利用综合工具来可以将VHDL或者Verilog代码转化成电路。但是作为FPGA工程师而言，在没有综合工具的情况下，如何设计出数字电路呢？如果已经知道需要实现的功能的状态机，如何将它转化成数字电路呢？和设计出数字电路呢？

设计数字电路一般有如下步骤：

1.    由给定的逻辑功能建立原始状态图和原始状态表

2.    状态化简

3.    状态分配

4.    选择触发器类型

5.    确定激励方程组和输出方程组

6.    画出逻辑图，并检测自校正能力

使用D触发器设计一个1101序列检测器，输入为串行编码序列，输出为检出信号。

答案：

游客，如果您要查看本帖隐藏内容请回复

答案汇总：https://www.cirmall.com/bbs/thread-161132-1-1.html

想成为论坛版主？想在#每日一练#展现你的技术才华？请联系工程师小助手Q：2740521371或邮箱：yanfen.mo@supplyframe.cncaihong.xiao@supplyframe.cn

eefocus_3787486

668618

eefocus_3787486

状态化简

txj168-321739

学习学习。。。。。。