本帖最后由 火烽 于 2015-7-23 09:25 编辑
本说明介绍的是第六章功率放大器设计的实物制作测试及分析 1、BOM单 PCB: 板材罗杰斯4350,设计介电常数3.66,板厚20mil(0.508mm) 备注:按照书中第六章功率放大器的版图进行PCB投版,具体版图来源仿真过程见书中 器件: 飞思卡尔MW6S004 ATC 100B电容:10pF、12pF、30pF 电阻:10欧姆 结构:铜基板(为了器件的良好散热) 2、实物图
3、小信号测试
A、S11输入回拨损耗:测试条件:栅极,漏极都不加电
S11输入回拨损耗: 测试条件:栅极电压Vgs=3.21V,漏极电压Vds=28V,静态电流Idq=50mA
加电和不加电存在一些小差异,但是整体的图形是相似的,主要是由于加电以后寄生电容导致的 栅级电压和仿真的2.8V有差异,这是由于各个批次的功率管开启电压不一样造成的,请以静态电流为准 频率1.85 GHz,输入的回拨损耗为-2.92dB 谐振点出现在2.029 GHz,相对于仿真频率偏差179 MHz 相对于1.85 GHz,频偏约在9.66 % B、S21小信号测试 栅极电压Vgs=3.21V,漏极电压Vds=28V,静态电流Idq=50mA
频率1.85 GHz 增益14.85 dB 1.99~2.029 GHz 增益约在18~17.8 dB 这是由于输入回拨损耗不好,反射信号过大造成的 4、大信号测试 A、连续波信号 连续波,测试条件:Vgs=3.21V,Vds=28V,Idq=50mA | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
备注:输出功率是1dB压缩点的数据 效率计算公式:输出功率/[电压*(动态电流-静态电流)]*100% 仿真的数据:P1dB 36.5 dBm, 效率47.2% B、双音信号 双音信号,间隔200K,测试条件:Vgs=3.21V,Vds=28V,Idq=50mA | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
效率计算公式:输出功率/[电压*(动态电流-静态电流)]*100% 实物1.85 GHz Pout 33.1 dBm,IMD3 -28.3,效率44.19% 仿真数据:Pout 33.1dBm,IMD3 -25.57 dBc, 效率35.19%
结论:输入匹配相对频偏在10%以内,输出匹配较好 原因:输入阻抗很低,输出阻抗较大,阻抗较小较难匹配,从而加工出来的PCB也容易有较大的误差 5、实物优化
优化后输入回拨损耗, Vgs=3.21V,Vds=28V,Idq=50mA
S21传输增益
频率:1.85 GHz, 小信号输入回拨损耗 S11 -16.8 dB 小信号传输增益 S21 17.7 dB 大信号测试 调整输入匹配后的1850MHz的数据情况 | 频点1850MHz,连续波/双音信号@间隔200K 测试条件:Vgs=3.21V,Vds=28V,Idq=50mA | | | | | | | | | | | | | | | | | | | | | | | | |
连续波:1.85 GHz 增益17.4dB ,输出P1dB 37.2 dBm 效率56.6% 双音:1.85 GHz 增益18.3dB ,输出33.1 dBm ,IMD3-27.1 dBc效率45.9%
6、结论 整体上而言,输入匹配频偏在10%以内,输出匹配仿真较准,稍微经过调试优化后,可以达到理想的指标,ADS还是比较可信的 题外话:很多人都说ADS不准,本人想法:ADS是帮助你加深理解以及仿真一个大概的图纸出来;如果ADS仿真都100%准,那还需要射频工程师干嘛,一个精通ADS的软件工程师完全可以搞定射频链路了。以上数据分析及想法仅代表个人观点,如有错误,欢迎指正
与非网火烽原创,谢绝转载!
|