Verilog基础--关于编辑器

libing64 · 发表于 2013-4-24 15:04:18

说实话在Linux下编程习惯了，编辑器自带的自动补全功能，用起来非常的爽，函数和变量的自动补全，极大地降低了变量名错误导致的逻辑错误，而且大大提高了编程的效率，在编辑Verilog‘代码时就感觉编辑器很不顺手。习惯使用notepad++，感觉nopepad++对于变量补全应该是支持的，google一下，确实有此功能。
如果想设置的话只需要在
设置->首选项中
勾选：所有输入均自动完成
单词自动完成
输入时提示函数参数
从第2个字符开始

如果从第一个字符开始模拟很快就会反感的。
对于verilog的关键字在 /notepad++/plugins/APIs/下，自己添加一个verilog.xml，将常用关键字加上即可

Hayasaky · 发表于 2013-4-24 19:05:58

这个功能确实好用……

MrPumpkin_30025 · 发表于 2013-4-25 23:52:32

支持一下！

MrPumpkin_30025 · 发表于 2013-4-25 23:53:25

这个功能确实好用……

Verilog基础--关于编辑器

站长推荐 /4