减少电源的输入纹波电流可降低电容要求

glsheng

    减少电源的输入纹波电流可降低电容要求：目前FPGA的内核电压可低至0.9V，对这种电源轨的电流要求在极大程度上取决于FPGA的应用。FPGA制造商提供了电源估算软件，帮助用户根据设计的性能要求来确定其电源需求。I/O电源轨也有苛刻的电源要求，其取决于FPGA设计中采用的I/O寄存器的数目。大多数最新的FPGA都有内置的POR电路，可以省略对电源轨时序的要求。选择FPGA时，为特定的上电时序确定输入浪涌电流，而其他则需要对轨电压排序以避免启动问题或闭锁故障。FPGA电源轨要求的启动时间在最快为 100-200 us，最慢为50-100 ms的范围内变化。
    FPGA电源设计的特点是，一个LM20145提供1.1V的内核电压，能传送高达5A的电流，另一个LM20154提供I/O电压，任选为1.8V，并能传送高达4A的电流，以及一个LM20133提供2.5V辅助电源轨，电流3A。输出轨电压能在温度范围内以1.5%的精度稳压，也能通过输出和FB引脚之间的电阻分压器容易地缩放。所有器件均采用纤薄的焊盘外露的TSSOP-16封装，可应用在紧凑型电源设计中。此外，它们都是引脚兼容的，所以仅需选择该系列中不同的器件，就可很容易地缩放输出电流性能，来符合FPGA设计的电源要求。
    设计中突出的特性之一是提供了许多有用的频率同步选项。LM20145具有电阻可调频率，对其调谐可将开关噪声保持在特定的频谱之间。LM20133是一个同步输入器件，将其与外置时钟信号同步可得到相同的效果。将LM20133同步到LM20154的同步输出信号，带来的额外益处是将两个器件同步且为180°异相。这将减少输入电源上的输入纹波电流，因而能降低对输入电容的要求。
    采用SS引脚以及电阻分压器来跟踪LM20145的I/O轨电压。这种类型的时序，被称之为同时顺序，能使两个电源轨之间的电压差最小，从而消除了两个电源轨之间的寄生传导路径。在LM20133上的精确EN引脚使其能依此被LM20154用I/O电源轨的分压器进行时序设定。其它的时序设定方法包括将器件的PGOOD引脚连至别的器件的EN引脚。在这种情况下，当第一个器件的输出到达其最终值的94%（典型值）时，即使能第二个器件。
本文来自    http://www.glsheng.net/newsview.asp?ID=622