接地无疑是系统设计中最为棘手的问题之一。尽管它的概念相对比较简单，实施起来却很复杂，遗憾的是，它没有一个简明扼要可以用详细步骤描述的方法来保证取得良好效果，但如果在某些细节上处理不当，可能会导致令人头痛的问题。 对于线性系统而言，"地"是信号的基准点。遗憾的是，在单极性电源系统中，它还成为电源电流的回路。接地策略应用不当，可能严重损害高精度线性系统的性能。 对于所有模拟设计而言，接地都是一个不容忽视的问题，而在基于PCB的电路中，适当实施接地也具有同等重要的意义。幸运的是，某些高质量接地原理，特别是接地层的使用，对于PCB环境是固有不变的。由于这一因素是基于PCB的模拟设计的显著优势之一，我们将在本文中对其进行重点讨论。 我们必须对接地的其他一些方面进行管理，包括控制可能导致性能降低的杂散接地和信号返回电压。这些电压可能是由于外部信号耦合、公共电流导致的，或者只是由于接地导线中的过度IR压降导致的。适当地布线、布线的尺寸，以及差分信号处理和接地隔离技术，使得我们能够控制此类寄生电压。 我们将要讨论的一个重要主题是适用于模拟/数字混合信号环境的接地技术。事实上，高质量接地这个问题可以—也必然—影响到混合信号PCB设计的整个布局原则。 目前的信号处理系统一般需要混合信号器件，例如模数转换器(ADC)、数模转换器(DAC)和快速数字信号处理器(DSP)。由于需要处理宽动态范围的模拟信号，因此必须使用高性能ADC和DAC。在恶劣的数字环境内，能否保持宽动态范围和低噪声与采用良好的高速电路设计技术密切相关，包括适当的信号布线、去耦和接地。 过去，一般认为"高精度、低速"电路与所谓的"高速"电路有所不同。对于ADC 和DAC，采样（或更新）频率一般用作区分速度标准。不过，以下两个示例显示，实际操作中，目前大多数信号处理IC真正实现了"高速"，因此必须作为此类器件来对待，才能保持高性能。DSP、ADC和DAC均是如此。 所有适合信号处理应用的采样ADC（内置采样保持电路的ADC）均采用具有快速上升和下降时间（一般为数纳秒）的高速时钟工作，即使呑吐量看似较低也必须视为高速器件。例如，中速12位逐次逼近型(SAR) ADC可采用10MHz内部时钟工作，而采样速率仅为500 kSPS。
| 
发表于 2019-8-19 16:21:14
/4 
