亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」
签到天数: 1 天
连续签到: 1 天
[LV.1]初来乍到
IC 设计人员与定义芯片时钟的锁相环 (PLL) 器件的关系如同一场较量。等待历时一周的锁定时间仿真，处理大型环路滤波器的大尺寸版图封装，还要在设计中解决 PLL 稳定性问题，这一切都让设计人员举步维艰。Instantaneous Technologies 发明的瞬时锁定环 (ILL) 技术可让上述所有问题迎刃而解，并且他们已使用完整的 Tanner 设计流程证明了其 IP 的可行性。阅读本案例分析，了解他们的成功经验。
游客，如果您要查看本帖隐藏内容请回复
下载资料失效了？点击此处告知管理员 > >
使用道具 举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
手机版|小黑屋|与非网
GMT+8, 2024-12-4 16:39 , Processed in 0.119361 second(s), 18 queries , MemCache On.
苏公网安备 32059002001037号
Powered by Discuz! X3.4
Copyright © 2001-2024, Tencent Cloud.
发表于 2019-8-12 13:56:11
/4 
/4