利用基线检查实现稳健的可靠性验证

电子月

IP 和 IC 设计人员及其验证团队要满足的客户期望越来越高，可靠性验证因而成为成功的必要因素。汽车、始终开启的移动设备、物联网和其他平台要求不断降低功耗包络以及减少器件漏泄，同时保持整体器件的高性能水平，由此带来的新挑战正在推动对可靠性验证的需求。晶圆代工厂也已参与进来，帮助创建针对 这些应用的新工艺节点。适应这些节点的设计和可靠性要求是确保设计一次成功的关键。

概述

新应用和集成电路 (IC) 技术创新的竞争性，导致了大量工艺节点和派生工艺的产生，因而当今领先晶圆代工厂拥有各种不同的选择。虽然许多设计公司更倾向于和“他们的”晶圆代工厂保持亲密的合作关系（熟悉的技术、成熟的工艺流程），不过尚有诸多晶圆代工厂在竞相争夺新的业务，他们创造出引人注目的产品，以吸引这些公司能在未来使用他们的平台进行设计。有些技术是对人们熟知（衬底）的现有节点的细化改进。另一些技术，比如全耗尽绝缘体上硅 (FD-SOI)，则代表了获取功耗和性能优势的新机会与不同途径，但同时也带来了新的挑战。每一方都有自己令人信服的改变理由。再也不是像验证和设计实现团队探索平面器件与 FinFET 器件之间的根本区别那样“简单”（其实这也并非那么简单）。现在，他们必须考虑工艺节点的变化，晶体管结构的差异，设计密度，以及用于维护器件和互连可靠性的不同设计规则，从而评估和比较现有的各种选择。

设计规则检查 (DRC) 代表一个通用平台，所有人都可以通过该平台比较规则的相对复杂性。规则的数量、其复杂程度以及范围的扩展呈现了爆炸式增长。图 1 显示，随着节点的每次升级，所有晶圆代工厂的 DRC 也出现显著增加。不仅 DRC 操作数量在大幅增长，规则的范围也在不断扩大。现在，许多检查（例如电压感知 DRC、FinFET 特定 DRC和多重曝光 DRC）的应用环境对于芯片的成功验证至关重要。

人们期望所有晶圆代工厂在所有工艺节点都能提供完整的 DRC 和版图与电路图比较 (LVS)规则集，以便 IC 设计成功流片。但是，为确保设计能够准确予以印刷并与源网表匹配，IC 设计人员和验证团队现在需要的远不止是DRC 和 LVS 规则集。

虽然存在很多因素能助力晶圆代工厂赢得设计，但完整而稳健的可靠性验证环境才是选择 哪家晶圆代工厂的关键决定因素。业界对可靠性验证 [1] 的需求越来越频繁和强烈。多年来的趋势就是简单地迁移到下一个工艺节点。虽然节点迁移仍然是扩大规模（以及改善每个晶体管的成本）的流行选择，但现在许多晶圆代工厂通过在较大的既有节点引入新的工艺节点来响应客户需求，而这些节点可以完美匹配诸多起始设计的复杂程度、功耗概况和可靠性需求。为了创建一个完整且均衡的方案组合 [2][3][4]，需要做的“升迁”工作包括必要的基线规则集（DRC、LVS），以及充分验证和优化这些设计所需的可制造性设计 (DFM) 和可靠性规则集。

游客，如果您要查看本帖隐藏内容请回复