构建 Vivado 工程 1. 下载教程文件并解压缩文件夹。
2. 打开 Vivado 2018.1。
3. 在 Tcl 控制台中,使用 cd 导航到解压缩的目录 (cd
/XVES_0024)。
4. 在 Tcl 控制台中,用 source 来写脚本 tcl (source ./create_proj.tcl)。
注意:构建设计需要有效的测试模式生成器(Test Pattern Generator)许可证。
将 AXI VDMA 添加到视频流水线5. 断开 AXI4-Stream 子集转换器和 AXI4-Stream to Video Out 之间的 AXI4-Stream 接口。
6. 将 AXI 视频直接存储器访问 (VDMA) 添加到块设计 (BD)。
7. 将 AXI VDMA 的 S_AXIS_S2MM 输入连接到 AXI4-Stream 子集转换器的 M_AXIS 输出,并将 VDMA 的 M_AXIS_MM2S 输出连接到 AXI4-Stream to Video Out 的 video_in 输出。
将 AXI VDMA 连接到存储器 (PS DDR)要将 AXI VDMA 连接到 PS DDR,我们需要通过 Zynq 处理器并在 Zynq 处理器系统上启用“AXI 存储器映射”输入。
8. 双击 ZYNQ7 处理器系统打开其设置 GUI。
9. 在“PS-PL Configuration”部分,在“HP Slave AXI Interface”下启用“S AXI HP0 Interface”。单击“OK”关闭 Zynq 设置 GUI。
10. 将 S_AXI_HP0_ACK 输入连接到 ZYNQ 处理器系统的 FCLK_CLK0 输出。
11. 单击“Run Connection Automation”,让 Vivado 自动连接 AXI VDMA 的接口。
12. 在“Run Connection Automation”窗口中,确保选中“All Automation”,然后单击“OK”。
13. Vivado 可能会再次针对 M_AXI_S2MM 接口建议“Run Connection Automation”选项。如果是这种情况,请再次单击“Run Connection Automation”,确保选中“All Automation”,然后单击“OK”。
注意:在此示例中,我们将仅用一个时钟和一个存储器来完成整个设计。
因此,在“Run Connection Automation”选项中,我们没有很多选项。使用更复杂的设计时,使用此功能时最好小心一些。
|