差分信号允许输入摆幅超过电源电压

gjhk001

最新一代低功耗、高速ADC采用细线硅工艺制造，工作电源电压很低。ADC设计人员面临一个权衡：是扩大输入范围以实现更好的信噪比（信号越大则SNR越高），还是缩小输入范围以降低驱动要求。这些年来，我们看到过5 V电源、4 V p-p输入范围的ADC和3 V电源、2 V p-p输入范围的ADC，人们对此习以为常、不以为意。然而，过去几年，我们看到过很多1.8 V电源、2 V p-p输入范围的ADC。人们自然会问：采用1.8 V电源供电的ADC如何能有2 V p-p的输入范围？这不是要求信号超过电源轨吗？

一个被忽略的事实是：大部分高速ADC的模拟输入信号是差分信号。差分输入信号以VIN+和VIN–引脚上的互补单端信号对传输，VINDIFF = VIN+ – VIN–。单端部分的中心电压在电源轨范围内，摆幅仅为差分信号幅度的一半，典型共模电压为VSUPPLY/2。

差分信号的优势在于能够提供良好的共模抑制并且消除偶数阶失真（要完全消除，幅度和相位必须完全一致，但这是另外一回事）。但差分信号还有一个常被忽略的优势，那就是在给定电源范围内，差分信号的幅度可以达到单端信号幅度的两倍。随着ADC设计趋向越来越低的电源电压，输入信号的裕量不断受到挤压，差分信号将占用更多的可用电源范围。在直流耦合应用中，低压ADC的共模电压给驱动放大器的接口带来了困难，但对于许多应用，信号可以交流耦合到ADC，这将不是一个问题。