为什么我的ADC的最小和最大增益误差相差如此之大？

qazwsx01

问题:

能否请您解释为什么我的ADC的最小和最大增益误差相差如此之大？

答案:为特定应用选择高速ADC时，增益通常不是一个关键规格。 在设计阶段，噪声、失真、功耗和价格获得的关注更多。 但多年来，我们了解到，一旦确定ADC及信号链中的所有其他器件，某些工程师会计算复合信号链的增益变化，并且判断它会如何影响系统。 ADC通常不是总体变化的主要贡献因素，但某些器件可能会是。

增益误差指实测满量程与理想满量程之间的差值，通常以满量程的百分比形式表示。 我看到过的最差增益误差规格是±10% FS，相当于±1 dB。 让一些用户担心的是，某些ADC的额定最小和最大增益误差似乎很不均衡，对此我表示同情，因为有些器件的最小/最大% FS规格为–6/+2、–1.5/+3.5等，甚至–10/0（没错，所有器件都低于标称值！）。 用户对此类规格一般不会感到不安，但它们是模数转换器，不纯粹是模拟器件，因此大多数询问只是想弄清楚原因。

有多个因素会影响增益误差，包括基准电压误差、基准电压缓冲器增益误差、多通道ADC的通道间变化，但头号原因是实际的标称输入范围与额定的标称输入范围不一致。 这似乎很荒谬，但其实是有一定理由的。 理由之一可能是用户绝不会想到的，那就是目标输入范围常常是在设计或标定ADC之前设置，原因可能是该器件需要与另一器件功能兼容或引脚兼容。 最小/最大增益规格为–10/0% FS的器件就是这种情况， 其设计要与原先的设计功能兼容，而原设计指定的输入范围为2-V p-p，最小/最大增益范围为–4.2/+4.2%。