Arrow DECA评测3——PLL应用

yiqizhenshanhe

在FPGA应用中，PLL是最常用的IP核了，基本上大多数的设计都会使用到这个IP核，其重要性可想而知。DECA板中FPGA内部有4个PLL，不进行合理利用，实在是浪费。



设置好输入时钟（50mhz），第一路输出时钟100mhz，其余都是1mhz。
现在modelsim仿真验证，养成用modelsim仿真的好习惯，


仿真验证通过后，再看看signal tap中FPGA内部是如何工作的，做一个简单的PLL点LED实验，沿用上一篇文章写的LED灯模块，只是由50mhz的输入时钟变成了100mhz的输入时钟，综合后的图如下所示

用signal tap 看看FPGA内部的时序
LED在闪烁，也就是输出的电平呈现高低变换。
相关阅读：
Arrow DECA开发板全方位评测齐分享