查看: 444|回复: 0

[经验] CMOS集成电路中ESD保护技术研究

[复制链接]

该用户从未签到

发表于 2022-10-26 21:34:56 | 显示全部楼层 |阅读模式
分享到:
摘 要 :分析 ESD 失效的原因和失效模式 ,针对亚微米 CMOS 工艺对器件 ESD 保护能力的降低 ,从工艺、器件、电路三个层次对提高 ESD 保护能力的设计思路进行论述。工艺层次上通过增加 ESD 注入层和硅化物阻挡层实现 ESD 能力的提高 ;器件方面可针对电路的特点 ,选择合适的器件(如 MOS ,SCR ,二极管及电阻) 达到电路需要的 ESD 保护能力 ;电路方面采用栅耦和实现功能较强的 ESD 保护。


CMOS集成电路中ESD保护技术研究.pdf

536.85 KB, 下载次数: 0

回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /4 下一条



手机版|小黑屋|与非网

GMT+8, 2024-11-23 23:53 , Processed in 0.123959 second(s), 16 queries , MemCache On.

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.