亲，“电路城论坛”已合并升级到更全、更大、更强的「新与非网」。了解「新与非网」

TI模拟器件放映院，参与影评赢好礼(2024-10-28)
【参会150积分】2024 瑞萨电子MCU/MPU工业技术研讨会(2024-10-25)
MPS 车身控制电机应用解决方案(2024-10-22)
【白皮书】集成降压-升压和场效应晶体管的车规级单端口 USB PD 控制器(2024-7-11)

与非网论坛»论坛首页 › 电子设计 › 单片机与嵌入式专区 › CMOS工艺中GG_NMOS结构ESD保护电路设计

返回列表

查看: 420|回复: 0

[经验] CMOS工艺中GG_NMOS结构ESD保护电路设计

[复制链接]

caroline11

该用户从未签到

发表于 2022-10-26 21:34:00 | 显示全部楼层 |阅读模式

分享到：

摘要 : 采用 GG2NMOS 结构的 ESD 保护电路的工作原理和对其进行的 ESD 实验 ,提出了一种保护电路的栅耦合技术方案 ,并达到了预期效果. 通过实验可以看出其性能达到了人体放电模式的 2 级标准. 在模拟的基础上可确定损伤的机理和位置 ,从而给出了由 ESD 导致的栅氧化层损伤的微观机制.

CMOS工艺中GG_NMOS结构ESD保护电路设计.pdf

422.52 KB, 下载次数: 0

下载资料失效了？点击此处告知管理员 > >

使用道具举报

返回列表

关闭

站长推荐 /4

手机版|小黑屋|与非网

GMT+8, 2024-11-23 23:53 , Processed in 0.109480 second(s), 16 queries , MemCache On.

苏公网安备 32059002001037号

快速回复 返回顶部 返回列表