什么原因导致串扰？
串扰是PCB设计人员必须应对的信号完整性问题之一。通常，当两个不同的信号传播路径彼此太靠近并且其各自的EM电磁场延伸超出分隔导体的空间时，发生串扰。串扰可能是数据进行高速传输中最重要的一个影响因素了。
它是一个信号对另外一个信号耦合所产生的一种不受欢迎的能量。根据麦克斯韦定律，只要有电流的存在，就会有磁场存在，磁场之间的干扰就是串扰的来源。这个感应信号可能会导致数据传输的丢失和传输错误。所以串扰对于综合布线来说，无疑是个最厉害的天敌。由于这种干扰是不希望的，因此可将其归类为噪声并且会导致信号失真或降低信号纯度。
1）元件问题
随着电子产品变得越来越小，它们所包含的PCB也必须更小。然而，这些尺寸减小通常与对更大功能的需求相匹配。为了实现这些可能看起来彼此矛盾的目标，元件封装变得更小但具有更大量的网络连接或引脚数。显然，这会导致引脚间的间距变得更紧，从而促使电容耦合。引脚之间的耦合可能发生在沿着电路板表面从元件延伸的连接或从元件下方延伸，以便信号流过通孔。
2）布线问题
随着布线在电路板上占据更多空间，可能会出现更多可能发生串扰的区域。这包括在焊盘或布线路径的起点和终点，以及同一层以及层与层之间的相邻路径。焊盘上的串扰类似于元件引脚之间的串扰。在沿着导线路径上，干扰通常是由于相似长度的信号路径在相同角度处的分离不充分或具有锐角弯曲的单根导线。当叠层中的信号层未被电介质充分隔离时，也可能在不同层上的布线之间发生串扰。
Altium Designer 中的串扰消除技术
看起来串扰对于PCB设计的良好信号完整性来说是一个不可逾越的障碍，特别是对于小而密集的复杂电路板。当然，这是一个重大的设计挑战，但有一些技术可以用来减少串扰对电路工作的影响。为了充分利用这些技术，我们首先需要能够分析我们的电路板信号，以确定是否需要消除串扰。Altium Designer提供了执行信号完整性分析的工具，如下图所示。
Altium中的信号完整性分析包括检查信号上升时间，下降时间，提供终端方案和进行串扰分析的能力。您还可以定义模型并设置规则和约束以及信号完整性分析相关的其它设置。一旦确认了串扰问题，就可以根据需要修改相同层或相邻层的布线路径。
问：具体该采用哪些方式可以消除PCB设计中存在的串扰问题呢？
答：
[复制链接]
发表于 2020-8-28 10:38:16
收藏
转播
分享
淘帖
顶
踩
4/5 
