查看: 1562|回复: 0

用于PCI Express、PCI-X 和 PCI 接口的 Virtex-5 LXT ML555 FPGA开发套件

[复制链接]

该用户从未签到

发表于 2012-7-18 16:29:05 | 显示全部楼层 |阅读模式
分享到:
面向 PCI-Express® 的 Virtex™-5 LXT FPGA 开发套件支持 PCIe®/PCI-X™/PCI™。全面的开发套件通过了 PCI Express v1.1 的 PCI-SIG 兼容性测试,并且让您能够利用 PCI Express、PCI-X 和 PCI 接口迅速创建和评估设计。其中包含:


[url=]开发板[/url]
           
  • Virtex-5 ML555 开发板(XC5VLX50T-1FF1136 FPGA)


[url=]工具与 IP[/url]
           
  • ISE® Foundation 软件评估


[url=]实例设计和演示[/url]
           
  • 资源 CD(参考设计、实验、演示)


[url=]技术文档[/url]
           
  • 快速启动指南       
  • PCIe 客户分类信息       
  • Xilinx 生产率优势文档


[url=]电缆与适配器[/url]
           
  • 平台 USB 编程电缆


[url=]其他附件[/url]
           
  • 参考设计、IP 和软件



关键特性

Virtex-5 LXT XC5VLX50T-1FF1136 FPGA串行连接功能:- PCIe:8通道插卡连接器- SFP:2个收发器模块端口(SFP 模块未包含在内)- SATA:1个串行 ATA 磁盘驱动器接口连接器(SATA 电缆未包含在内)- SMA:1个用于实现板外 GTP 收发器连接功能的 SMA 端口- USB:1个 USB 2.0 端口(USB 接口电缆未包含在内)并行连接功能:- PCI / PCI-X:64位 3.3V 插卡连接器- LVDS:2个 SAMTEC LVDS 接口连接器,分别带有24条高速通道其它连接功能:- Xilinx 通用接口(XGI)头支持面向 10/100/1000 Mb 以太网连接功能的 Xilinx 以太网 PHY 子卡(单独出售)存储器资源:- 200引脚 1.8V SODIMM 插座,带有 256MB(32M x 64位)DDR2 SDRAM器件配置:- 利用 XC2C32 CoolRunner™-II CPLD 实现的静态或动态器件重配置支持- 通过板上平台闪存实现的器件配置,或利用 Xilinx 平台电缆 USB 进行下载支持的 Xilinx  LogiCORE™ IP:- 提供 X1、X2、X4 和 X8 配置的 PCI Express 端点设计- PCI-X 64b @ 66/100/133 MHz- PCI 32b @ 33/66 MHz、64b @ 33 MHz时钟控制:- 3个板上时钟源、2个差分 SMA 时钟输入- 2个可编程时钟综合器芯片,用于支持 DDR2 存储器接口、10/100/1000 Mb 以太网协议、SATA、光纤通道、Aurora 和其它串行 GTP 波特率- 全局和本地时钟控制应用的 PCI 时钟控制支持其它:- 用户按钮开关和 LED- 板上功率调节器(3.0V PCI、2.5V、1.8V、1.0V、0.9V VTT)
下载连接:
Virtex-5 PCB 设计指南
平台电缆 USB
ML555 用户手册
ML555 原理图
ML555 装配图
回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /4 下一条



手机版|小黑屋|与非网

GMT+8, 2024-12-12 05:02 , Processed in 0.117667 second(s), 15 queries , MemCache On.

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.4

Copyright © 2001-2024, Tencent Cloud.