66-EtherCAT学习板
一、项目名称EtherCAT学习板
二、项目概述
EtherCAT是当今主流的快速工业以太网解决方案，也是工业4.0智能制造的先进技术核心。常见的EtherCAT主站软件用倍福TwinCAT，授权需要收费，而搭建基于IGH或SOME开源协议栈的主站方案难度大，硬件平台要求高。 本方案基于EC01M纯硬核主站芯片，搭载STM32F407处理器平台，充分降低CPU资源，循环周期可达到250us，抖动率近似为0，不需要Inter专用网卡，是低成本高时效的EtherCAT主站解决方案最佳选择。系统框图：系统框图集成主站芯片、PHY芯片及常用外设电路，核心板通过SPI接口与主控平台通信交互。
接线示意图：所选EtherCAT从站开发板带有8路DI，8路DO，1路AI资源。板载资源丰富，文档详细，适合从站开发学习。根据图示正确接好系统接线，搭建测试平台。
配置流程图：EtherCAT 可分为 4 个执行状态，Init、 PreOP、 SafeOP、OP，各状态能执行的指令不同，在 PreOP 状态可以进行子站类型及驱动器类型的设置；SafeOP状态可进行非周期性数据交换，如读写缓存器数据(SDO)；OP 状态则可进行周期性数据交换，即在固定周期内交换固定数据， OP 状态亦可进行非周期性数据交换。
以太网接口电路设计：PHY芯片采用10/100Mbps 单端口快速以太网收发器IP101A，注意端口LED和PHY地址复用，在复位器件锁存IP101A端口配置MII管寄存器接口PHY地址，初始复位后，端口作为状态指示LED驱动用。通过配置CRS端口下拉选择LED模式1，端口LED0/PHYAD0在连接时被激活，端口LED3/PHYAD3在100BaseTX模式连接时激活，发收数据时闪烁。主芯片MAC与PHY通过RMII接口连接，使用RMII接口，需要位PHY芯片提供50MHz的参考时钟，默认有主芯片提供。布局布线注意差分对信号和时钟信号阻抗及屏蔽处理。
PCB线路图：
系统组网架构方案：
测试效果
三、作品实物图
四、演示视频
https://www.bilibili.com/video/av80714017/
你好，请问资料可以下载学习下嘛？我的微信18826919518 谢谢
页:
[1]