可编程逻辑_最新资讯

FPGA与DSP协同处理系统设计之： FPGA与DSP的通信接口设计

以上的接口中，比较常用的接口是EMIF和HPI。其中总线接口需要协议支持，开发难度较大，串行接口开发简单，但是速率较慢。VPORT等特殊接口一般是在特定的场合下应用，不具备通用性，而且需要修改DSP驱动，开发周期较长。

华清远见

10.7万

09/24 15:01

FPGA dsp

Xilinx 7系列FPGA架构之器件配置（二）

本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。

FPGA技术实战

6.9万

09/19 09:33

Xilinx 7系列 FPGA架构

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

本文我们介绍下Xilinx DDR3 IP核的重要架构、IP核信号管脚定义、读写操作时序、IP核详细配置以及简单的读写测试。

FPGA技术实战

5.8万

09/23 14:28

FPGA xilinx

“连”动数据无限可能

现代科技的进步已经将我们带入了一个新时代，其中，数据已经成为推动创新和发展的关键要素，正在深刻地影响着各个行业。从乘用车到商用车，从智能终端到数据中心，数据连接的发展也在不断助力该领域的高质量发展。乘用车领域：“销售一代、研发一代、储备一代”，为豪华智驾持续助力汽车产业正经历智能化、网联化的发展趋势，汽车正在演变为大型智能终端。不管是实现自动辅助驾驶，还是座舱智能化，在这个过程中，需要传输的数

史德志

4.2万

03/22 08:54

连接器 TE Connectivity

Xilinx 7系列FPGA架构之器件配置（四）之多片FPGA配置

在需要多个FPGA芯片的应用中，如果JTAG链上所有FPGA采用相同配置，可以通过“成组”加载方式同时加载；如果每个FPGA需要采用不同的配置数据流，可以通过“菊花链”加载方式或者使用外部逻辑依次加载。本文分别介绍串行配置和并行配置模式下的多片FPGA配置数据流加载方式。

FPGA技术实战

3.1万

09/24 13:40

Xilinx 7系列 FPGA架构

FPGA Vivado调用IP核详细操作步骤

今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看。话不多说，上货。首先咱们来了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。

FPGA技术江湖

2.3万

05/09 10:43

FPGA vivado

VHDL语法学习笔记：一文掌握VHDL语法

今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，诞生于 1982 年。

FPGA技术江湖

1.7万

05/07 14:32

FPGA vhdl

专访中微亿芯总经理单悦尔：国产FPGA赛道的竞争现状

中国的FPGA行业正在经历从百家争鸣到聚沙成塔的过程。换一个角度来说，目前已经从跟踪研仿国外FPGA芯片蜕变为自主定义、自主架构、自主软件的国产FPGA生态体系构建初见雏形。未来几年中国的FPGA企业预计会从目前的10家左右浓缩成3-4家，并且这几家的产品形态、技术路线都会有各自的特点，形成差异化竞争。

夏珍

1.2万

07/05 07:56

FPGA 与非研究院

FPGA企业分析之一——复旦微电

对于复旦微电来说，28nm依旧是公司FPGA产品营收的中流砥柱，同时公司也在进一步扩展28nm工艺制程的产品谱系；而采用14/16nm工艺的十亿门级FPGA产品出货信息暂时还未公布。

夏珍

1.1万

05/16 15:59

FPGA 与非研究院

Vivado编译常见错误合集（一）

本文对Vivado编译时常见的错误或者关键警告做一些梳理汇总，便于日后归纳总结。

FPGA技术实战

1.1万

04/15 13:35

vivado 编译

基于FPGA的CAN总线控制器的设计（附代码）

CAN 总线（Controller Area Network）是控制器局域网的简称，是 20 世纪 80 年代初德国 BOSCH 公司为解决现代汽车中众多的控制与测试仪器之间的数据交换而开发的一种串行数据通信协议。目前，CAN 总线已经被列入 ISO 国际标准，称为 ISO11898。CAN 总线已经成为工业数据通信的主流技术之一。

FPGA技术江湖

1.1万

09/20 10:30

FPGA CAN总线

基于FPGA的电子计算器系统设计（附代码）

本篇介绍了一个简单计算器的设计，基于 FPGA 硬件描述语言 Verilog HDL，系统设计由计算部分、显示部分和输入部分四个部分组成，计算以及存储主要用状态机来实现。显示部分由六个七段译码管组成，分别来显示输入数字，输入部分采用4*4矩阵键盘，由0-9一共十个数字按键，加减乘除四个运算符按键，一个等号按键组成的。通过外部的按键可以完成加、减、乘、除四种功能运算，其结构简单，易于实现。本篇为本人毕业设计部分整理，各位大侠可依据自己的需要进行阅读，参考学习。

FPGA技术江湖

8700

2023/12/21

FPGA verilog hdl

FPGA入门基础之UART串口通信设计

UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可实现全双工传输和接收。UART通常用来实现与PC之间数据通信，命令和控制信息的传输等。本文我们介绍UART通信协议、传输时序及如何利用HDL编程实现FPGA与PC通信。

FPGA技术实战

7331

05/17 13:03

串口通信 UART

ARM终于上市，但时代变了

Arm时隔7年终重新上市，孙正义悬着多年的心终于可以放下了吗？当地时间9月14日，世界上最知名的芯片IP公司Arm于纳斯达克挂牌交易。本次IPO，Arm公布的发行价格为51美元/股，发行市值约为540亿美元，最终收于63.59美元，完全摊薄后估值达到679亿美元。值得注意的是，本次Arm IPO后，软银仍持有约90%的Arm股份。外媒表示：“Arm股价的表现表明，IPO市场在经历了非常平静的一年

刘浩然

7059

2023/09/18

与非观察华为

多家国产FPGA业绩大涨，高速发展期已至？

过去的一年，全球芯片行业从“缺芯潮”走向“砍单潮”，行业悲观之声不绝于耳。不过，多家国产FPGA厂商业绩大涨，呈现出了加速发展的趋势。

张慧娟

7050

2023/08/04

与非观察芯片

matlab实现不同窗滤波器示例

在Matlab中使用汉明窗设计低通滤波器可以通过fir1函数实现。汉明窗通常用于设计滤波器，可以提供更突出的频率特性。下面是一个示例代码，演示如何在Matlab中使用汉明窗设计低通滤波器：

lee

7006

02/27 15:30

滤波器 matlab

复旦微，不只是FPGA

23Q2期末，公司存货账面价值约为284,824.52万元，占对应23Q2期末流动资产总额的 50.08%。公司根据存货的可变现净值低于成本的金额计提相应的跌价准备，存货跌价准备余额约为24,706.88万元，存货跌价准备计提的比例为7.98%。若未来市场需求发生变化、市场竞争加剧或由于技术迭代导致产品更新换代加快，可能导致存货跌价风险提高，从而对公司经营业绩产生不利影响。

王兵

6974

2023/12/13

FPGA 与非研究院

FPGA入门基础之LCD1602液晶屏万年历显示

本文通过以LCD1602液晶显示模块为基础，介绍FPGA驱动LCD1602原理，详细介绍硬件原理图设计及FPGA驱动LCD1602软件设计，通过万年历功能综合实现时钟功能、LCD1602显示功能。

FPGA技术实战

6683

06/10 10:25

FPGA LCD1602

晶振不起振,用手触摸才起振,原因分析

无源晶振在电路应用中常遇到起振不稳定的问题，其中一个主要因素是连接晶振模块(包括其匹配电容)与主芯片的引线过长。这种过长的引线不仅增加了寄生电容，还使得电路更容易受到静电干扰和其他信号线的串扰。当晶振在频率范围的临界点(即边缘值)振荡时，主芯片可能无法正常捕捉到晶振的频率信号，导致系统工作异常。