加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入

RISC-V

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

RISC-V(发音为“risk-five”)是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。与大多数指令集相比,RISC-V指令集可以自由地用于任何目的,允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集,但它具有重要意义,因为其设计使其适用于现代计算设备(如仓库规模云计算机、高端移动电话和微小嵌入式系统)。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件,这解决了新指令集通常的弱点。该项目2010年始于加州大学伯克利分校,但许多贡献者是该大学以外的志愿者和行业工作者。RISC-V指令集的设计考虑了小型、快速、低功耗的现实情况来实做,但并没有对特定的微架构做过度的设计。截至2017年5月,RISC-V已经确立了版本2.22的用户空间的指令集(userspace ISA),而特权指令集(privileged ISA)也处在草案版

RISC-V(发音为“risk-five”)是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)。与大多数指令集相比,RISC-V指令集可以自由地用于任何目的,允许任何人设计、制造和销售RISC-V芯片和软件。虽然这不是第一个开源指令集,但它具有重要意义,因为其设计使其适用于现代计算设备(如仓库规模云计算机、高端移动电话和微小嵌入式系统)。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件,这解决了新指令集通常的弱点。该项目2010年始于加州大学伯克利分校,但许多贡献者是该大学以外的志愿者和行业工作者。RISC-V指令集的设计考虑了小型、快速、低功耗的现实情况来实做,但并没有对特定的微架构做过度的设计。截至2017年5月,RISC-V已经确立了版本2.22的用户空间的指令集(userspace ISA),而特权指令集(privileged ISA)也处在草案版收起

查看更多

电路方案

查看更多
  • 倪光南院士:拥抱开源RISC-V,强化半导体产业链
    倪光南院士:拥抱开源RISC-V,强化半导体产业链
    11月18日,第二十一届中国国际半导体博览会(IC China 2024)在北京国家会议中心开幕,中国工程院院士倪光南出席开幕式并做主题演讲。他表示,开源在新一代信息技术重点应用中持续深化,已从软件领域拓展至RISC-V为代表的硬件领域。开源RISC-V架构为全球芯片产业发展提供了新的机遇。
  • 2024“中国芯”出炉!赛昉科技昉·惊鸿-7110荣膺优秀技术创新产品奖
    2024“中国芯”出炉!赛昉科技昉·惊鸿-7110荣膺优秀技术创新产品奖
    2024中国微电子产业促进大会在横琴粤澳深度合作区隆重召开。同期,第十九届“中国芯”优秀产品征集结果正式发布。通过层层评选,赛昉科技昉·惊鸿-7110(JH-7110)高性能RISC-V应用处理器荣膺2024年“中国芯”优秀技术创新产品奖。 赛昉科技昉·惊鸿-7110高性能RISC-V应用处理器获得2024年“中国芯”优秀技术创新产品奖 “中国芯”优秀产品征集活动自2006年创立以来,已成功举办十
  • 航顺芯片HK32MCU版图再扩张,深圳南山新基地助力集成电路核心圈突破
    航顺芯片HK32MCU版图再扩张,深圳南山新基地助力集成电路核心圈突破
    深圳市南山区,作为中国高新技术产业的重要聚集地,一直是集成电路企业的必争之地。近期,深圳市航顺芯片技术研发有限公司(下文简称“航顺芯片”)随着高精尖人才团队不断壮大和方便办公,始终坚持人才在哪里办公就在哪里,以人才和服务客户为中心理念增设深圳南山办事处,这一战略性举措标志着航顺芯片HK32MCU在集成电路核心领域的进一步深入和资源的优势占领。 航顺芯片自2013年成立以来,一直坚持高端32位MCU
    911
    10/31 09:25
  • RISC-V笔记——代码移植指南
    RISC-V笔记——代码移植指南
    本文记录一些RISC-V内存操作在不同平台、场景下的使用方式,方便代码在不同平台上的移植。
    1033
    10/28 08:35
  • RISC-V笔记——内存模型总结
    RISC-V笔记——内存模型总结
    Memory consistency model定义了使用Shared memory(共享内存)执行多线程(Multithread)程序所允许的行为规范。RISC-V使用的内存模型是RVWMO(RISC-V Weak Memory Ordering),RVWMO内存模型是根据全局内存顺序(global memory order)定义的,全局内存顺序是所有harts产生的内存操作的总顺序。通常,多线程程序有许多不同的可能执行,每个执行都有自己对应的全局内存顺序。